Článek v časopise

MRÁZEK Vojtěch, VAŠÍČEK Zdeněk, SEKANINA Lukáš, JIANG Honglan a HAN Jie. Scalable Construction of Approximate Multipliers with Formally Guaranteed Worst-Case Error. IEEE Transactions on Very Large Scale Integration (VLSI) Systems. 2018, roč. 26, č. 11, s. 2572-2576. ISSN 1063-8210.
Jazyk publikace:angličtina
Název publikace:Scalable Construction of Approximate Multipliers with Formally Guaranteed Worst-Case Error
Název (cs):Škálovatelná konstrukce aproximativních násobiček s formálně garantovanou maximální chybou
Strany:2572-2576
Místo vydání:US
Rok:2018
Časopis:IEEE Transactions on Very Large Scale Integration (VLSI) Systems, roč. 26, č. 11, US
ISSN:1063-8210
DOI:10.1109/TVLSI.2018.2856362
Klíčová slova
Approximate computing circuits and systems, circuit synthesis, circuits, computers and information processing
Anotace
Přibližné počítání využívá faktu, že řada aplikací toleruje určité chyby při výpočtech. Přibližné obvody, jako jsou násobičky, se v těchto aplikacích používají ke snížení celkového elektrického příkonu. Nicméně se pro jejich vytváření používají buď ad-hoc struktury nebo se používá automatizovaný návrh, který je však pro velké obvody komplikovaný z důvodu velkého prohledávaného stavového prostoru. Navíc existující metody typicky neposkytují formální garanci chyby pro velké aproximační násobičky. Tyto problémy jsme vyřešili pomocí obecné a efektivní metody pro konstrukci kvalitních velkých násobiček z pohledu návrhových parametrů, jako je maximální chyba a energie (součin příkonu a zpoždění). Tento přístup je demonstrován na návrhu přibližných 16-bitových násobiček, který je porovnán s dalšími metodami prezentovanými v literatuře.
BibTeX:
@ARTICLE{
   author = {Vojt{\v{e}}ch Mr{\'{a}}zek and Zden{\v{e}}k
	Va{\v{s}}{\'{i}}{\v{c}}ek and Luk{\'{a}}{\v{s}}
	Sekanina and Honglan Jiang and Jie Han},
   title = {Scalable Construction of Approximate Multipliers
	with Formally Guaranteed Worst-Case Error},
   pages = {2572--2576},
   journal = {IEEE Transactions on Very Large Scale Integration (VLSI)
	Systems},
   volume = {26},
   number = {11},
   year = {2018},
   ISSN = {1063-8210},
   doi = {10.1109/TVLSI.2018.2856362},
   language = {english},
   url = {http://www.fit.vutbr.cz/research/view_pub.php.cs?id=11678}
}

Vaše IPv4 adresa: 107.23.129.77