Článek ve sborníku konference

LOJDA Jakub, PODIVÍNSKÝ Jakub a KOTÁSEK Zdeněk. Reliability Indicators for Automatic Design and Analysis of Fault-Tolerant FPGA Systems. In: 20th IEEE Latin American Test Symposium (LATS 2019). Santiago: IEEE Computer Society, 2019, s. 93-96. ISBN 978-1-72811-755-3.
Jazyk publikace:angličtina
Název publikace:Reliability Indicators for Automatic Design and Analysis of Fault-Tolerant FPGA Systems
Název (cs):Ukazatele spolehlivosti pro automatický návrh a analýzu FPGA systémů odolných proti poruchám
Strany:93-96
Sborník:20th IEEE Latin American Test Symposium (LATS 2019)
Konference:IEEE Latin American Test Symposium
Místo vydání:Santiago, CL
Rok:2019
ISBN:978-1-72811-755-3
Vydavatel:IEEE Computer Society
Klíčová slova
Vyhodnocení odolnosti proti poruchám, automatický návrh systémů odolných proti poruchám, analýza, FPGA, FT-EST, vysokoúrovňová syntéza, Catapult C, Redundantní datové typy
Anotace
S pronikáním elektronických systémů do oblastí, kde je vyžadována vysoká spolehlivost, vznikají nové metody, které zakomponují spolehlivost do neošetřených systémů. Před samotným využitím těchto metod je nutné danou metodu prakticky otestovat a ohodnotit její účinnost pro danou aplikaci. V našem výzkumu se obecně zabýváme možností urychlení vývoje spolehlivých systémů pomocí automatizace. Pro tyto účely je však vhodné mít rovněž způsob automatického ohodnocení spolehlivosti daného systému. V naší předchozí práci jsme představili FT-EST (Fault Tolerance ESTimation) framework, který slouží k testování elektronických systémů implementovaných do FPGA a zaměřuje se na minimalizaci uživatelské interakce a především na akceleraci samotného testu. V této publikaci využíváme informace obdržené ze zmíněného frameworku k detailnímu ohodnocení systému, jež zachová jisté aspekty oproti pouhému vyčíslení procentuálního zastoupení kritických bitů bitstreamu FPGA. Ve výzkumu se zaměřujeme na SRAM FPGA a jazyk VHDL a C++ v kombinaci s nástroji vysokoúrovňové syntézy (High-level Synthesis, HLS).

BibTeX:
@INPROCEEDINGS{
   author = {Jakub Lojda and Jakub Podiv{\'{i}}nsk{\'{y}} and
	Zden{\v{e}}k Kot{\'{a}}sek},
   title = {Reliability Indicators for Automatic Design and
	Analysis of Fault-Tolerant FPGA Systems},
   pages = {93--96},
   booktitle = {20th IEEE Latin American Test Symposium (LATS 2019)},
   year = {2019},
   location = {Santiago, CL},
   publisher = {IEEE Computer Society},
   ISBN = {978-1-72811-755-3},
   language = {english},
   url = {http://www.fit.vutbr.cz/research/view_pub.php.cs?id=11870}
}

Vaše IPv4 adresa: 34.207.82.217