Detail publikace
Fast Simulation of Pipeline in ASIP Simulators
Rychlý a přesný simulátor nově navrhovaných aplikačně specifických procesorů je zásadní při vývoji, testování a verifikaci, těchto procesorů a stejně tak je simulátor důležitý pro vývoj firmware. Simulátory na úrovni instrukcí jsou obvykle používány v raných fázích návrhu. Mají dobrý výkon, ale vzhledem k jejich nízké přesnosti se tyto simulátory nedají použít pro detailní analýzu linky zřetězení nebo časování v mikroarchitektuře. Pro tento úkol se používají přesné simulátory, simulátory na úrovni cyklů. Mají vysokou přesnost, protože celá mikroarchitektura se simuluje. Nicméně, čas simulace může být podstatně vyšší než v případě simulátorů na úrovni instrukcí. Řešení, které je představeno v tomto článku, zkracuje dobu simulace tím, že se efektivněji simuluje linka zřetězení. Experimentální výsledky ukazují podstatné zrychlení simulace. Řešení navíc může být použit při hardwarové realizaci navrhovaných aplikačně specifických procesorů.
@INPROCEEDINGS{FITPUB10802,
author = "Zden\v{e}k P\v{r}ikryl",
title = "Fast Simulation of Pipeline in ASIP Simulators",
pages = "1--6",
booktitle = "15th International Workshop on Microprocessor Test and Verification",
year = 2014,
location = "Austin, US",
publisher = "IEEE Computer Society",
ISBN = "978-0-7695-4000-9",
doi = "10.1109/MTV.2014.18",
language = "english",
url = "https://www.fit.vut.cz/research/publication/10802"
}