Název:

Architektury počítačů

Zkratka:ARP
Ak.rok:ukončen 2005/2006
Semestr:zimní
Vyučovací jazyk:čeština
Informace pro zapsané:http://www.fit.vutbr.cz/study/courses/ARP/private/
Kredity:6 kreditů
Ukončení:zápočet+zkouška (písemná)
Výuka:
hod./sempřednáškasem./cvič.lab. cvič.poč. cvič.jiná
Rozsah:39160010
 zkouškatestycvičenílaboratořeostatní
Body:60100030
Garant:Dvořák Václav, prof. Ing., DrSc. (UPSY)
Přednášející:Dvořák Václav, prof. Ing., DrSc. (UPSY)
Cvičící:Dvořák Václav, prof. Ing., DrSc. (UPSY)
Fakulta:Fakulta informačních technologií VUT v Brně
Pracoviště:Ústav počítačových systémů FIT VUT v Brně
 
Cíle předmětu:
  Seznámit se s architekturou nejnovějších procesorů pracujících s paralelismem na úrovni instrukcí a jejím dopadem na návrh překladačů. Pochopit problematiku paralelních systémů využívajících funkční paralelismus na úrovni procesů nebo vláken a rovněž datový paralelismus.
Anotace:
  Předmět pokrývá architekturu procesorů a paralelních systémů. Paralelismus na úrovni instrukcí (ILP) a vláken (TLP) je studován na procesorech skalárních, superskalárních, VLIW a multivláknových. Dále v kontextu paralelismu procesů je pojednáno o nejrozšířenějších symetrických multiprocesorech se společnou sběrnicí (SMP). Následuje výklad propojovacích sítí jako základ systémů s distribuovanou sdílenou pamětí (NUMA) a multipočítačů s lokálními pamětmi, zejména populárních svazků pracovních stanic a masivně paralelních systémů. V poslední skupině jsou paralelní vektorové procesory a zpracování stylem SIMD (datový paralelismus).
Požadované prerekvizitní znalosti a dovednosti:
  Architektura počítače typu von Neumann, hierarchické uspořádání paměťového systému, vyrovnávací paměti a jejich organizace, programování v JSI a v C/C++, činnost a funkce kompilátoru
Získané dovednosti, znalosti a kompetence:
  Přehled mikroarchitektury procesorů a jejich trendů, principů výstavby paralelních systémů a propojovacích sítí, schopnost odhadnout výkonnost paralelních aplikací.
Osnova přednášek:
 
  • Funkční a datový paralelismus, ukazatele výkonnosti, zákony omezující zrychlení.
  • Zřetězené zpracování instrukcí a instrukční závislosti. Architektura typického procesoru DLX.
  • Konflikty datové, řídící, strukturní, techniky snižování prostojů linky s asistencí hardware i kompilátoru. Paralelismus u smyček, predikce skoků.
  • Superskalární CPU. Dynamické plánování instrukcí, přejmenování registrů, ROB, spekulace.
  • Volnější modely konzistence paměti. Procesory VLIW. Programové řetězení, predikace.
  • Paralelismus na úrovni vláken, podpora v hardware. Multivláknové procesory, SMT.
  • Architektury se sdílenou pamětí. Saturace sběrnice, organizace paměti, koherence pamětí cache.
  • Protokoly koherence MSI a MESI. Synchronizace událostí v multiprocesorech.
  • Propojovací a přepínací sítě. Vlastnosti a parametry, směrování, řízení, kolektivní komunikace.
  • Architektury s distribuovanou sdílenou pamětí, sdílená virtuální paměť.
  • Architektury se zasíláním zpráv. Podpora komunikace v hardware, překrytí komunikace a výpočtů.
  • Datový paralelismus, vektorové procesory a instrukce. Počítače SIMD a zpracování stylem SIMD. Systolické struktury.
  • Akcelerátory a specifické architektury pro ANN, architektury budoucích procesorů.
Osnova numerických cvičení:
 
  • Účinnost a zrychlení paralelních aplikací, Amdahlův a Gustafsonův zákon.
  • Instrukční závislosti a eliminace konfliktů při řetězovém zpracování, rozbalování smyček.
  • Superskalární zpracování.
  • Půlsemestrální zkouška.
  • VLIW a softwarové řetězení.
  • Multivláknové zpracování, SMT.
  • Sdílená paměť, škálovatelnost sběrnice,výkonnost systémů se sdílenou pamětí.
  • Parametry propojovacích sítí, směrovací algoritmy.
  • Vektorové procesory, trvání vektorových operací.
Osnova laboratorních cvičení:
 
  • Řetězené zpracování instrukcí v procesoru DLX. (WinDLX)
  • Saturace sběrnice multiprocesoru se sdílenou pamětí a sběrnicí.
  • Paralelní transpozice matice na svazku pracovních stanic.
  • Mocnina matice linkou procesorů se SW řetězením.
Literatura referenční:
 
  • Culler, D.E. et al.: Parallel Computer Architecture. Morgan Kaufmann Publishers, 1999, 1025 s., ISBN 1-55860-343-3. 
  • Hennessy, J.L., Patterson, D.A.: Computer Architecture - A Quantitative Approach. 3. vydání, Morgan Kaufman Publishers, Inc., 2003, 1136 p., ISBN 1-55860-596-7.  
Literatura studijní:
 
  • Dvořák, V., Drábek, V.: Architektura procesorů. VUTIUM, Brno, 1999, 330 s., ISBN 80-214-1458-8. 
  • Dvořák, V.: Architektura a programování paralelních systémů. Skriptum FIT VUT v Brně, 2004, 170 s., ISBN 80-214-2608-X.  
Průběžná kontrola studia:
  Vyhodnocení čtyř malých projektů, půlsemestrální zkouška.
Minimální počet bodů: 20
 

Vaše IPv4 adresa: 54.226.4.91