Seminář probíhá každý pátek od 13 do 14 hodin v zasedací místnosti L321.
Prezentace obvykle trvá 50 min, 10 min je určeno pro diskuzi. V případě dvou přednášejících připadá na jednoho asi 20 min prezentace a 7 min diskuze.
Program
Semináře v letním semestru 2012/2013
7. 6. 2013
Ing. Štefan Krištofík (FIIT STU Bratislava)
Algoritmy pre samočinnú opravu vnorených pamätí
Samočinná oprava vnorených pamätí sa používa na zvýšenie výťažnosti výroby systémov na čipe, kde sú v súčasnosti pamäte dominantným prvkom. Oprava je založená na zmene adresovania poruchových miest v pamätiach, namiesto nich sú adresované záložné miesta, a to na úrovni celých riadkov, stĺpcov alebo ich častí (blokov). Efektívne pridelenie záloh pri použití oboch typov záloh predstavuje NP úplný problém a riešia ho algoritmy opravy. V prezentácii sa budem venovať stručnému prehľadu známych algoritmov opravy a porovnaniu ich vlastností a predstavím návrh nového algoritmu a dosiahnuté simulačné výsledky.
22. 5. 2013 (mimořádně ve středu)
Dr. Francisco Pereira (Polytechnic Institute of Coimbra)
Hyper-heuristics: Automatic Design of Ant Algorithms with Grammatical Evolution
The goal of hyper-heuristics is to automate the design of heuristic methods used to solve hard optimization problems. Hyper-heuristics operate on the search space of heuristics, seeking for innovative search methods for a given optimization task. In this talk, we propose a Grammatical Evolution approach to the automatic design of Ant Colony Optimization algorithms. The grammar adopted by this framework has the ability to guide the learning of novel architectures, by rearranging components regularly found on human designed variants. Results obtained with the Traveling Salesperson Problem show that the evolved strategies are effective, exhibit a good generalization capability, and are competitive with human designed variants.
Rozpis vystoupení doktorandů - Rozprava k disertaci:
26.4. Kajan, Košař, Kadlček, Dvořák, Tobola
3.5.: Korček, Slaný, Žaloudek, Petrlík, Minařík
10.5.: Bartoš P., Šimková, Mičulka, Straka, Szurman
17.5.: Šimek, Tříska, Kaštil, Kaštovský, Kováčik
24.5.: Šikulová, Žádník, Bartoš V., Mikušek, Matoušek
22. 3. 2013
Ing. Filip Kadlček
Evoluční návrh & Automatické syntéza do FPGA
Prezentace představuje nové výsledky v oblasti AdaBoost klasifikátorů. Jsou v ní přestaveny nové výsledky z oblasti návrhu nových tvarů příznaků pro LBP klasifikátory pomocí evolučních technik. Druhá část prezentace se zaměřuje na automatickou syntézu klasifikátoru do FPGA a
popisuje nejvýznamější prvky této architektury. Architektura je zaměřena na pre-processingovou jednotku, která je velmi rychlá a současně energeticky úsporná.
Ing. Lukáš Mičulka
Návrh systémů odolných proti poruchám do omezeného implementačního prostoru v FPGA
V příspěvku bude prezentována metodika pro návrh sytémů odolných proti poruchám (FT) v FPGA do omezeného implementačního prostoru, která bere v úvahu výskyt přechodných i trvalých poruch. Využívá přitom částečnou dynamickou rekonfiguraci, kterou je možné za běhu opravit část FPGA s přechodnou poruchou a v případě trvalé poruchy změnit typ použitého FT systému na takový, který bude méně náročný na zdroje a nebude využívat část FPGA s poruchou. Metodika ja založena na použití předkompilovaných konfigurací FPGA, které jsou uloženy v externí paměti.
15. 2. 2013
Ing. Marcela Šimková
Nové metódy pre zvyšovanie efektivity a rýchlosti
verifikácie číslicových systémov.
Prezentácia bude zameraná na popis základných postupov pri verifikácii
číslicových systémov a predstaví nové techniky akcelerácie a optimalizácie
tohto procesu. Zároveň bude predstavený aj cieľ dizertačnej práce, ktorým
je tvorba komplexného modelu pokrytia vo funkčnej verifikácii, ktorý bude
znovupoužiteľný pri testovaní systému na nižších úrovniach abstrakcie a
pri testovaní a lokalizácii porúch pochádzajúcich z jeho externého
prostredia. Súčasťou prezentácie bude aj zhrnutie doterajšej práce.
Ing. Michaela Šikulová
Koevoluce v kartézském genetickém programování.
Kartézské genetické programování se používá v mnoha aplikačních
doménách, jakou je například evoluční návrh obrazových filtrů.
Evoluční návrh je obvykle výpočetně velmi náročnou metodou, při níž
je typicky nejnáročnější proces výpočtu fitness. V této prezentaci
bude představena koevoluce podmnožin trénovacích dat v kartézském
genetickém programování (CGP) jako metoda, pomocí níž lze dosáhnout
snížení náročnosti a frekvence výpočtu fitness.
8. 2. 2013
Ing. Jiří Jaroš, Ph.D. (The Australian National University, Canberra)
Superpočítačová simulace šíření ultrazvuku o vysoké intenzitě v měkkých
tkáních.
V rámci semináře bych rád shrnul svůj dvouletý pobyt na Australské Národní Univerzitě (ANU), kde jsem se zabýval akcelerací a paralelizací simulace šíření ultrazvuku v měkkých tkáních na různých systémech počínaje běžným desktopy, NUMA servery, přes grafické karty až k superpočítačovým svazkům. Prezentace je zaměřena především na problémy a úskalí při implementaci a testovaní vysoce výkonných kódů a interpretaci a validaci výsledků, jenž simulace poskytuje. V závěru shrnu svoje dojmy a zážitky z dvou let pobytu "down under".
Semináře v zimním semestru 2012/2013
25. 1. 2013
Ing. Jiří Matoušek
Využití rekonfigurovatelných obvodů v oblasti počítačových sítí
Prezentace bude zaměřena na úlohou vyhledání nejdelšího shodného prefixu
v kontextu směrování v počítačových sítích. V první části budou
představeny základní i pokročilé přístupy k řešení této úlohy včetně
paralelních zřetězených architektur pro rekonfigurovatelné obvody. Ve
druhé části představím výsledky své dosavadní práce v této oblasti a
nastíním budoucí plány v rámci disertační práce.
Ing. Jiří Petrlík
Využití softcomputingových metod k predikci dopravních jevů
Softcomputingové modely, jako jsou například neuronové sítě, support vector regression a evoluční algoritmy lze využít k predikci různých dopravních jevů. Příspěvek se zabývá predikcí počtu projetých vozidel, průměrné rychlosti, obsazenosti vozovky v určitém cestném úseku a predikci dojezdových dob. Výsledky jednotlivých metod jsou porovnány s využitím dat z reálného provozu. Dále budou představeny cíle disertační práce.
23. 1. 2013 (Wednesday!)
Syed Rameez Naqvi (Vienna University of Technology)
On the Requirements of Fault Tolerance in Asynchronous NoCs
Asynchronous circuits prove to be more advantageous as compared to syn-
chronous ones in, (a) they are more power ecient since they are activity driven,
(b) they are less susceptible to eletromagnetic interference (EMI), and (c) they
are (usually) immune to delay variations that might aect the synchronous de-
signs. On the other hand, apart from their high area overhead, they are said
to be more vulnerable to transient faults: Since they always operate on (closed
loop) handshaking, faulty transitions, at times, can easily lead to early comple-
tion of the handshakes leading to the corruption of data, metastable behavior,
and sometimes may even lead to deadlocks. Considering the continuous rise
in soft error rate (SER) with the advancement of technology, we look into the
design of transient fault tolerant (FT) asynchronous circuits: We explore the
most widely adopted 4-phase bundled handshake protocol, and a simple proto-
type of Networks-on-Chip (NoCs) makes our case study, since the latter have
literally become the de facto standard for communication in complex Systems-
on-Chip (SoC) architectures. Furthermore, the same application allows us to
explore the possible failure scenarios (and subsequently address them) for as
many asynchronous components as possible, since they cover a wide range of
them, from simple asynchronous FIFOs to complex non-deterministic arbitra-
tion circuits. Here we will discuss the design of asynchronous NoC, FT on-chip
communication channels, and FT muller-pipelines, which make the control path
for asynchronous FIFOs.
18. 1. 2013
Ing. Václav Bartoš
Nové metody analýzy síťového provozu
V prezentaci budou představeny mé dosavadní výsledky v oblasti metod pro
analýzu síťového provozu a detekci anomálií. Dále bude uveden další
plánovaný postup mého výzkumu a cíl disertační práce. Tím bude především
návrh nového typu IDS systému, založeného na udržovní statistických
profilů provozu jednotlivých IP adres v síti. V těchto profilech jsou
pak hledány anomálie, konkrétní útoky a neobvyklé změny v chování. I
vzhledem k plánovanému nasazení ve velkých sítích s až miliony aktivními
adresami není návrh a implementace takového systému triviální. Bude
uvedeno několik očekávaných problémů spolu s návrhy na možná řešení.
Ing. Vlastimil Košař
Efektivní mapování síťových algoritmů na rekonfigurovatelné architektury
Prezentace představí zamýšlený obsah tezí. Bude představena
problematika vyhledávání řetězců popsaných regulárními výrazy a
algoritmy založené na NKA a DKA. Dále budou popsány možnosti použití
redukce NKA pro zmenšení velikosti implementace v FPGA. Na závěr budou
uvedeny možnosti optimalizace hybridního přístupu NFA-split.
14. 12. 2012
RNDr. Pavel Troubil (FI MU)
Plánování náročných datových přenosů
Náročné multimediální síťové aplikace, jakými jsou např. pokročilá
prostředí pro vzdálenou spolupráci, využívají datové toky o přenosových
rychlostech řádově srovnatelných s kapacitami dostupných linek. Tyto
aplikace také často využívají vícebodovou distribuci dat, obvykle
zajišťovanou náhradami multicastu na aplikační úrovni.
V přednášce bude představen problém plánování náročných datových
přenosů, tedy hledání cest pro výše zmíněné aplikace. Ten je řešen s
předpokladem, že není známa fyzická topologie sítě, pouze end-to-end
dosažitelnost jednotlivých aplikačních uzlů, a pro řešení je využita
metoda celočíselného lineárního programování. Pro případy, kdy je známá
část fyzické topologie sítě, bude představena také metoda, která pracuje
se smíšenou reprezentací sítě na fyzické a aplikační úrovni.
7. 12. 2012
Ing. Jan Kaštil
Pokročilé metody vkládání SEU poruch do konfiguračního řetězce FPGA
Tématem prezentace je pokročilá injekce SEU poruch. V první části bude představen externí SEU injektor, který umožňuje vkládat SEU na libovolnou pozici v bitstreamu spolu se základním popisem bitstreamu FPGA typu Virtex5 a celé sedmé řady obvodů FPGA firmy Xilinx. Dále budou popsány možnosti jazyka XDL, který slouží pro popis systému v FPGA a knihovna rapidSmith, která umožňuje implementaci vlastních nástrojů pro generování XDL popisu systémů. V závěru bude demonstrován způsob využití knihovny rapidSmith pro zefektivnění procesu vkládání poruch do systému.
Ing. Zdeněk Vašíček, Ph.D.
Přibližné počítání v kontextu evolučního návrhu
V přednášce bude představen koncept přibližného počítání (approximate computing) a využití evolučního návrhu pro automatickou konstrukci logických obvodů přibližně realizujících požadovanou funkci. Bude ukázáno, že pokud máme možnost tolerovat nepřesnosti ve výpočtech, mužeme významně ušetřit plochu a příkon nutný k provozu obvodu.
30. 11. 2012
Ing. Roland Dobai, Ph.D.
Platforma Xilinx Zynq a její využití pro evolvable hardware
V prednášce bude představena platforma Xilinx Zynq. Hlavní pozornost bude věnována podpoře dynamické parciální rekonfigurace. Dále budou diskutovány možnosti realizace vyvíjejících se obvodu na této platformě.
23. 11. 2012 (v E104)
Prof. Ing. Vilém Novák, DrSc., Ostravská univerzita
Matematická fuzzy logika a nástin jejích aplikací
V přednášce budou přehledně vysvětleny základní pojmy matematické fuzzy logiky, charakterizována její možná rozšíření a zmíněny existující aplikace.
16. 11. 2012
Ing. Jiří Matoušek
Analýza možností směrování v současných IPv4 a IPv6 sítích
Směrování je základní úlohou prováděnou na routerech při přenosu dat počítačovou sítí. Narůstající počet přidělených IP adres a zvyšující se přenosové rychlosti kladou vysoké nároky na výkon routerů při směrování. Výpočetně nejnáročnější částí procesu směrování je vyhledání nejdelšího prefixu ze směrovací tabulky, který odpovídá cílové IP adrese přenášených dat. Pro implementaci operace vyhledání nejdelšího shodného prefixu (Longest Prefix Matching, LPM) efektivní z pohledu rychlosti vyhledání a paměťových nároků je třeba využít vlastností směrovacích tabulek daných pravidly pro přidělování IPv4 a IPv6 adres. V prezentaci proto budou představeny výsledky analýzy několika reálných sad IPv4 a IPv6 prefixů z páteřních routerů a budou nastíněny základní myšlenky pro budoucí efektivní implementaci operace LPM.
Ing. Vlastimil Košař
Mini-DKA založené na LUT
Přístup vyhledávání regulárních výrazů v FPGA NFA-split využívá paměti BRAM pro implementaci deterministických částí NKA. Paměti BRAM je však na FPGA pouze omezené množství a jejich použití pro vyhledávání RV může představovat v komplexním systému problém. Proto bude v prezentaci představen koncept mini-DKA. Mini-DKA jsou implementovány za pomoci omezeného množství LUT a množství těchto automatů implementuje deterministickou část NKA.
9. 11. 2012
Ing. Michal Kajan
Systém pro zákonné odposlechy
Systémy pro zákonné odposlechy v prostředí IP sítí umožňují vyšetřovacím orgánům sledování, zachytávání a analýzu činnosti vybraných osob
podezřelých z trestné činnosti. Prezentace představí požadavky norem organizace ETSI pro systémy tohoto druhu, řešení architektury systému
pro zákonné odposlechy, způsob komunikace mezi jednotlivými částmi a činnosti, které tento systém pokrývá pro plnění úloh spojených se
sledováním síťových aktivit. Systém pro zákonné odposlechy je na FIT vyvíjen v rámci projektu "Moderní prostředky pro boj s kybernetickou
kriminalitou na Internetu nové generace".
2. 11. 2012
Ing. Pavol Korček
Evoluční přístup při kalibraci mikrosimulačních dopravních modelů
Mikroskopické dopravní simulační modely se v oblasti dopravního
inženýrství staly velice populární. Důvodem je zejména nárůst výkonu
počítačů v poslední době. Avšak pro dosažení vysoké přesnosti a
důvěryhodnosti simulací musí být před samotným nasazením simulací
vykonána kalibrace a validace takovéhoto modelu.
V příspěvku bude prezentována efektivní kalibrační metoda pro
mikroskopický simulační model, který je založen na celulárním automatu. Pro jeho
kalibraci je využit genetický algoritmus, za pomoci kterého je možné
optimalizovat různé parametry mnohem lépe než dokáže dopravní inženýr. Navíc
bude ukázáno, že je možné model překalibrovat na reálné data, které je
možné získat ze standardních monitorovacích technologií (jako například
indukční smyčky v našem případě).
Ing. Jiří Petrlík
Využití softcomputingových metod k predikci dopravních jevů
Softcomputingové modely, jako jsou například neuronové sítě a support
vector regression, lze využít k predikci různých dopravních jevů.
Příspěvek se zabývá predikcí počtu projetých vozidel, průměrné
rychlosti, obsazenosti vozovky v určitém cestném úseku a predikci
dojezdových dob. Výsledky jednotlivých metod jsou porovnány s využitím
dat z reálného provozu.
24. 10. 2012
Prof. Said Hamdioui, TU Delft
Design and Test of ICs in 32nm and Below: Do we need to worry?
Technology scaling has advanced CMOS technology since sixties. Nevertheless,
It is well recognized that such scaling has a physical end and it is getting
closer to it. This talk will address this scaling and its impact on design,
test and reliability of VLSI systems both for near and long terms. First the
basics of scaling will be covered, together with its impact on integration
density, performance and power. The technology outlook will be analyzed in
order to extract the challenges wrt design, test and reliability both for
near and long terms. IC realization process will be (re)defined while
considering the technology trends. Possible ways for the realization of
future systems will be discussed.
19. 10. 2012
Ing. Roland Dobai, Ph.D.
Generovanie testov pre odhalenie porúch oneskorení v logických obvodoch s nízkou prídavnou plochou testovateľnosti
Testovanie parametrických vlastností polovodičových výrobkov sa stáva
čoraz dôležitejším z dôsledku zavedenia nových výrobných technológií.
Najdôležitejšou parametrickou vlastnosťou je oneskorenie, čo sa modeluje
poruchami oneskorení. Testovanie porúch oneskorení treba podporiť
vhodným návrhom, čo spôsobí značné zvýšenie plochy čipu najmä pri
zložitejších systémoch akými sú napríklad systémy na čipe. Aplikovanie
testu v týchto systémoch je náročný aj na čas, čo ďalej zvýši cenu
testovania. Je možné použiť aj také prístupy zabezpečenia
testovateľnosti, ktoré si vyžadujú relatívne malú plochu, ale na úkor
pokrytia porúch oneskorení. Na seminári budú predstavené poruchy
oneskorení, budú uvedené možnosti podpory ich testovateľnosti a budú
predstavené nové metódy, ktoré umožnia generovať testy s vysokým
pokrytím porúch oneskorení a krátkym časom aplikovania v logických
obvodoch s nízkou prídavnou plochou testovateľnosti.
12. 10. 2012
Doktorandi 1. ročníku
Ing. Milan Dvořák, Ing. Petr Šimon, Ing. Michal Kováčik, Ing. Karel Szurman
Semináře v letním semestru 2011/2012
30. 5. 2012 od 10 hodin v L321
Dr. Julian Miller, University of York
Self-modifying Cartesian Genetic Programming
Cartesian Genetic Programming (CGP) is a graph based form of Genetic Programming.
A generalization of CGP has been devised called Self-modifying CGP (SMCGP).
SMCGP is a developmental form of CGP that changes over time by modifying
its own phenotype during execution of the evolved program. This is done by the
inclusion of self-modification operators in the function set.
The talk will discuss the application of the technique on several different design,
sequence generation and regression problems. It is shown that SMCGP can evolve solutions to
problems that cannot be solved using CGP and also can provide general solutions to
classes of problems.
Predbezny rozpis vystoupení doktorandů - Rozprava k disertaci:
4.5. Bartos V., Kajan, Korcek, Kosar, Minarik
11.5. Bartos P., Kastil, Matousek, Miculka, Straka
18.5. Tobola, Pus, Slany, Petrlik, Sikulova
24.5. Kastovsky, Novotnak, Pospichal, Starecek, Vasicek, Mikusek
24.5. Simek, Simkova, Triska, Kadlcek, Zaloudek, Zadnik
27. 4. 2012 v G202
RNDr. Jan Kofroň, Ph.D. (MFF UK)
Hunting errors inside web applications
In recent years, focus of business world has been moved towards the Internet. Web applications provide a generous interface non-stop thus offering to malicious users a wide spectrum of possible attacks. Consequently, the security of web applications has become a crucial issue. The state-of-the-art tools for bug discovery in languages used for web-application development, such as PHP, suffer from a relatively high false-positive rate and low coverage of real errors; this is caused mainly by unprecise modeling of dynamic features of such languages and path-insensivity of the tools. In this talk, we will present our approach to path-insensitive static analysis of PHP. We will show how it deals with dynamic nature of PHP, rich user input, focus on strings and weakly defined semantics of PHP. We will also show how we gain information from static analysis to detect vulnerabilities and how we reduce false-alarms by path-sensitive validation of vulnerabilities.
RNDr. Ondřej Šerý, Ph.D. (MFF UK)
Software Upgrade Checking Using Interpolation-based Function Summaries
During its evolution, a typical software undergoes a myriad of small changes. However, it is very costly or simply infeasible to verify each new version from scratch. As a remedy to this issue, we proposed to use function summaries to enable incremental verification of the evolving software. During verification of the original version, our approach computes function summaries using Craig's interpolation. Later, these summaries are used to perform an incremental check of the new version. Benefit of this approach is that the cost of the check depends on the extent of the change between the two versions. Thus checking small changes with little impact is cheap.
13. 4. 2012
Ing. Mária Pohronská (FIIT STU Bratislava)
VYUŽITIE PROGRAMOVATEĽNÉHO HARDVÉRU NA REALIZÁCIU EXPERTNÝCH VNORENÝCH SYSTÉMOV
Práca sa zaoberá problematikou aplikácie expertných systémov v architektúrach vnorených systémov. V práci navrhujeme architektúry vhodné pre implementáciu expertných vnorených systémov a vytvárame univerzálnu reprezentáciu báz znalostí expertných vnorených systémov. Navrhujeme dva prístupy k realizácii hardvérovej akcelerácie inferenčného procesu v expertných vnorených systémoch. Experimentálne overujeme vhodnosť jednej z navrhnutých metód akcelerácie pre použitie v expertných vnorených systémoch a poukazujeme na jej podstatný príspevok k zrýchleniu inferenčného procesu. Vychádzajúc z vykonaných experimentov a nadobudnutých skúseností formulujeme súbor základných pravidiel pre implementáciu expertných systémov vo vnorených systémoch. Navrhnutý koncept hardvérovej akcelerácie pomocou samostatného výpočtu inferencie umožňuje implementáciu expertných systémov aj v architektúrach vnorených systémov, kde to doteraz nebolo možné, čím poskytuje možnosti pre ďalšie rozšírenie inteligentných vnorených systémov.
5. 4. 2012 (mimořádně ve čtvrtek)
Ing. Jiří Jaroš, Ph.D. (The Australian National University, Canberra)
High Performance Computing Down Under
V rámci semináře bych Vás rád seznámil s výsledky své výzkumné činnosti v rámci post-doc pobytu na ANU, Canberra. Po ročním pobytu jsem načerpal spoustu znalostí a zkušeností z oblasti High Performance Computing a práce na multi-GPU clusteru a na super-počítači s 12k jádry. Nejprve se budu věnovat simulaci šíření ultrazvukových vln v živých tkáních. Tato práce má velké využití při neinvazivní léčbě např. devitalizací nádorů, rozbíjení ledvinových kamenů, uvolňování sraženin a diagnostice. Realistické simulace však vyžadují obrovské datové množiny v řádu TB, vysoký procesorový výkon a paměťovou propustnost. Zde nastupuje HPC a honba za vyšším výkonem. Druhou část semináře bych rád věnoval výzkumu v oblasti evolučních algoritmů, především v jejich akceleraci pomocí clusteru GPU. Představím novou implementaci genetického algoritmu využívající granularitu na úrovni WARPů. Dále se zaměřím na ostrovní model GA, který umožňuje využít clusteru GPU a dosahuje velice zajímavé výkonnosti.
Třetí část bude krátký komentář k pedagogickému působení na ANU, k životu down under a plánu na druhou polovinu mého pobytu.
9. 3. 2012
Ing. Václav Bartoš
Detekce anomálií v síťovém provozu
Pro detekci anomalií v síťovém provozu bylo v literatuře navrženo množství různých přístpů, hodnocení kvality jednotlivých metod a jejich vzájemné srovnávání je však velmi problematické. V prezentaci bude stručně popsáno několik takových metod a bude představena myšlenka frameworku/knihovny pro usnadnění výzkumu v oblasti detekce anomálií. Knihovna bude mimo jiné obsahovat vzorovou implementaci několika metod a anotovaná testovací data, která umožní jejich vzájemné srovnávání. Dále bude představena zcela nová metoda založená na sledování flow cache hit ratio, na níž v současnosti pracuji.
Ing. Jiří Matoušek
Využití rekonfigurovatelných obvodů v oblasti počítačových sítí
Složitost rekonfigurovatelných zařízení dosáhla úrovně, kdy návrháři systémů pro tato zažízení nejsou schopní, s pomocí jazyků pro popis HW a současných vývojových nástrojů, plně využít jejich potenciál. Prezentace nastíní jeden z možných přístupů k řešení tohoto problému pomocí implementace API umožňujícího HW akceleraci úloh nad síťovými daty (vyhledání nejdelšího společného prefixu, filtrace, šifrování, aj.).
2. 3. 2012
Ing. Marcela Šimková
Aplikácia funkčnej verifikácie v oblasti návrhu systémov odolných voči poruchám
Funkčná verifikácia je v súčasnosti jednou z najpoužívanejších
techník pre verifikáciu hardwarových systémov. S výhodou sa dá uplatniť aj v
oblasti návrhu systémov odolných voči poruchám, kde umožňuje jednak overiť
korektnosť komponent, ktoré zaisťujú vysokú spoľahlivosť týchto systémov,
ako aj rýchlo otestovať kvalitu použitých techník a ich súčinnosť.
Ing. Michaela Šikulová
Koevoluce v kartézském genetickém programování
Koevoluce podmnožin trénovacích dat v kartézském genetickém
programování (CGP) je metoda, pomocí níž lze dosáhnout snížení náročnosti a
frekvence výpočtu fitness. V této prezentaci bude představena koevoluce v
CGP jako metoda akcelerace v úloze evolučního návrhu nelineárních filtrů,
jejichž úkolem je vylepšit kvalitu obrazu degradovaného impulzním šumem.
17. 2. 2012
Ing. Pavol Korček
Platforma pre mikrosondu
V prezentácií bude predstavená platforma pre mikrosondu, ktorá je vyvíjaná na FIT VUT v rámci projektu "Moderní prostředky pro boj s
kybernetickou kriminalitou na Internetu nové generace". Ide o vstavanú platformu navrhnutú s ohľadom na nízku spotrebu, kde po analýze
dostupných riešení bolo ako hlavný výpočtový prvok zvolené najvýkonnejšie FPGA typu Xilinx Spratan-6. Okrem konfiguračného procesoru Xilinx MicroBlaze s operačným systémom Linux bude FPGA obsahovať i výkonnú procesnú linku určenú na spracovanie sieťových paketov na plnej rýchlosti monitorovanej linky. Platforma obsahuje štyri 1 Gbps Ethernetové porty, ďalej celkom 512 MB pamäti typu DDR3, USB 3.0 rozhranie, slot na mikro SD/SDHC karty a mnoho iných periférií. Vývoj pre platformu prebieha kompletne v prostredí Xilinx EDK/SDK.
Ing. Jiří Petrlík
Výpočet chybějících hodnot v zátěžových mapách
Zátěžové mapy obsahují počet projetých vozidel na jednotlivých komunikacích dané oblasti za určitý čas. Měření je obvykle prováděno manuálně lidmi v terénu. V rámci měření nebývají pokryty veškeré komunikace dané oblasti a vzniká potřeba určit chybějící hodnoty na základě ostatních údajů. Pro výpočet chybějících hodnot lze použít metodu založenou na genetických algoritmech. Tato metoda bude srovnána s metodou založenou na kvadratickém programování a budou porovnány výhody a nevýhody obou řešení.
3. 2. 2012
Ing. Viktor Puš
Protokol FIX/FAST a algoritmické obchodování
V prezentaci bude představena problematika rychlého algoritmického obchodování na burze. Z technického pohledu se jedná o návrh síťového zařízení a rozhodovací logiky s důrazem na co nejnižší latenci. Současné systémy dosahují odezvy okolo 10 mikrosekund s využitím akceleračních karet a obecných procesorů. Předpokládá se, že úspěšný přesun celého řetězce do FPGA přinese podstatné snížení latence a tím i značné zisky při obchodování na burze. Takové řešení však zřejmě ještě nebylo v praxi nasazeno.
Ing. Martin Žádník
Návrh správy cache toků
Sledování stavů síťových toků umožňuje síťovým zařízením vykonávat
komplexní operace nad procházejícími daty. Sledování toků lze nalézt ve
směrovačích, kde sledování slouží pro dodržení kvality služby, pro
překlad IP adres (NAT-network address translation) a k akceleraci
samotného směrování. Filtrovací zařízení sledují stavy toků, aby byly
schopné zabránit neoprávněným přístupům do chráněné sítě a naopak
propustit povolenou komunikaci. Rovněž systémy pro detekci útoků a
škodlivého provozu sledují stavy toků, aby byly schopny odhalit škodlivý
provoz (například podezřelé řetězce rozdělené do více paketů).
V neposlední řadě jsou toky sledovány pomocí síťových sond a výsledky
tohoto sledování jsou nepostradatelnou součástí při správě, plánování a
ochraně počítačové sítě.
Díky rostoucímu počtu uživatelů a služeb je počet současně aktivních
toků na síti velmi vysoký. Zároveň sledování stavů toků vyžaduje
aktualizaci uloženého stavu s příchodem každého paketu. Vzhledem k těmto
dvěma protichůdným požadavkům je kritickým místem při sledování paměť.
Nejrozšířenějším řešením nedostupnosti velké a rychlé paměti je tvorba
hierachie pamětí. Paměť na nejnižší úrovni označovaná jako cache toků
(flow cache) je dostatečně rychlá nicméně její kapacita je limitovaná.
Správa této cache hraje důležitou roli z pohledu jejího efektivního
využití, které ovlivňuje výkonnost celého systému.
V rámci semináře budou prezentovány výsledky experimentů, které jsou
zaměřeny na návrh správy cache toků pomocí genetického algoritmu. Cílem
je překonat stávající správy pamětí.
27. 1. 2012
Varadan Savulimedu Veeravalli (Vienna University of Technology)
Design Considerations for an SET/SEU Measurement Chip
FATAL project is devoted to the foundations of a framework for modeling and analysis of fault-tolerant
asynchronous digital circuits. Overall, FATAL's aim is to contribute to a "Theory of Dependable VLSI",
which is still a major challenge. Our primary focus is asynchronous circuits, backed up by the fact that,
ultimately operation of any combinational logic gate is inherently asynchronous.
We present the aims and current status of our efforts on developing suitable failure models for
radiation-induced transient faults in asynchronous digital circuits. Our approach rests on a chain of
simulation models, which are primarily used for validating and calibrating candidate models at the next
level of abstraction: Micro-beam radiation experiments are used for calibrating 3D TCAD device
simulation models of our circuits of interest, which include Muller C-elements and elastic pipelines.
The 3D models, in turn, are used for calibrating appropriate Spice models, which are finally the right
tools for systematically exploring candidates for the sought digital failure models. We will also present
the current spice model and its need for refinement.
The main focus of this presentation will be on the design and the pre-fabrication analysis of a custom
FRad chip (Digital Radiation Target Chip), which shall be used for final model validation via longterm
experiments. We present the architecture of the selected radiation target circuits along with the
required on-chip measurement infrastructure. Major challenges result from the fact that the latter must
operate reliably under the same radiation conditions the target circuits are exposed to, without taking
away too much of the precious die area from the targets. We will present results from our Spice-based
fault injections experiments, which demonstrate that the proposed FRad architecture will indeed come
up to our expectations.
Semináře v zimním semestru 2011/2012
Rozpis vystoupení doktorandů 2. ročníku
2.12.: M. Kajan, V. Košař
9.12.: L. Mičulka, V. Tříska
16.12.: M. Minařík, F. Kadlček
25. 11. 2011 (mimořádně v učebně E104)
Gianni Antichi (University
of Pisa)
Enhancing OpenFlow Capabilities through Pattern Matching Techniques
OpenFlow has recently been proposed as a switching paradigm that allows a
network or data center operator to arbitrarily control routing without
being constrained by the existing protocols. However, despite it offers a
wide flexibility for intelligently tweaking network routing, OpenFlow seems
to be slightly limiting with respect to other classes of network
functionalities which may equally benefit from the smart switches. An
examples thereof are network monitoring applications which may use an
OpenFlow switch as a demultiplexer in order to dispatch packets and flows
to an array of software based sensors. Another useful appliance would be an
application-aware switch, which may demultiplex packets based on a the
presence of a certain pattern in their payload (in turn, revealing a
particular network based application). We propose a novel switching
architecture which, unlike OpenFlow, is based on regular expressions. Such
a different approach allows to define a flow in a very flexible way: each
field of the packet can be ``wildcarded'' or assigned a set of alternative
values (by OR--ing together several expressions) and, if needed, the
definition may also describe patterns observed in the payload. Let us for
example assume that all RTP traffic needs to be forwarded through a given
port: as RTP port numbers are notoriously dynamically assigned, that cannot
be achieved by just observing the OpenFlow 10-tuple. However it is easy to
specify in terms of regular expressions the patterns in the payload that
reveal the presence of RTP streams.
11. 11. 2011
Projekt IT4I a hodnocení výsledků vědy a výzkumu
4. 11. 2011
Doktorandky 1. ročníku
Ing. Michaela Šikulová, Ing. Marcela Šimková
21. 10. 2011
RNDr. Jiří Filipovič (FI MU Brno)
Optimalizace CUDA kernelů pomocí jejich fúzí
Rychlost běhu mnoha CUDA kernelů je omezena rychlostí globální paměti.
Sdílí-li však jednotlivé kernely některé paměťové přenosy, lze je za
určitých okolností sloučit a data předávat pomocí rychlejších lokálních
pamětí. Takováto fúze kernelů je však často aplikačně závislá, její
znovupoužitelnost je tedy omezená. Navíc je pro větší množství kernelů
obtížné rozhodnout, které skupiny by spolu měly být pro maximalizaci
výkonu fúzovány. V prezentaci se budeme zabývat metodou fúzování kernelů a vztahem fůzí k
výkonu GPU. Dále si představíme, jak fúze kernelů automatizovat -- od
průzkumu prostoru všech korektních fúzí, přes výběr slibných fúzí pomocí
metriky pro odhad výkonu až po generování výsledného kódu. Na závěr
budou prezentovány dosažené výsledky.
13. 10. 2011 v E104
Prof. Peter J. Bentley (UCL London)
Exploring the Future of Medical Computing
In this talk Peter Bentley will describe three research projects in the
domain of medical computing. The first is the use of machine learning for
neuropathology. The second is the story of his number one best selling
iphone app: iStethoscope Pro, and how it has crowd-sourced data for
research. The third is a summary of the EU Flagship project, "IT Future of
Medicine" which aims to create personalised medicine by combining high
performance computing and many types of modelling across Europe, in a 1Bn
EUR project.
30. 9. 2011
Doktorandi 1. ročníku
Ing. Václav Bartoš, Ing. Jiří Matoušek, Ing. Jiří Petrlík
Semináře v letním semestru 2010/2011
3. 6. 2011
Ing. Jiří Jaroš, Ph.D. (ANU College of Engineering and Computer Science, Canberra)
Post-doc v Austrálii aneb jak se žije v inverzním světě
V této prezentaci bych se s Vámi rád podělil o svoje zážitky, úspěchy i trapasy spojené s přípravou, samotnou cestou a stěhováním, a nástupem na Australskou Národní Univerzitu v Canberra. V rámci prezentace bych také rád představil ANU College of Engineering and Computer Science, kde v současné době působím jako post-doc research fellow v oblasti masivně paralelních výpočtů a GPGPU. Prezentace bude doplněna o řadu fotek a zajímavostí, které jsem za prvních 10 týdnů svého pobytu nasbíral.
Rozpis vystoupení doktorandů - Rozprava k disertaci:
29.4.: Z. Vasicek, P. Korcek, M. Zadnik
6.5.: P. Mikusek, M. Demin, K. Slany, ?P. Kobiersky?, V. Simek
13.5.: P. Bartos, M. Kajan, M. Straka, L. Zaloudek, P. Kastovsky, L. Starecek
20.5.: P. Pospichal, M. Minarik, F. Kadlcek, V. Kosar, V. Pus
27.5.: V. Triska, L. Miculka, J. Novotnak, J. Kastil, J. Tobola
8. 4. 2011
Ing. Roland Dobai, PhD. (Ústav Informatiky, Slovenská akadémia vied)
Generovanie testov pre asynchrónne sekvenčné digitálne obvody
Prezentácia bude zameraná na generovanie testov pre asynchrónne sekvenčné digitálne obvody. Práca prispieva k časovo a cenovo efektívnemu otestovaniu asynchrónnych obvodov, nepriamo podporí ich rozsiahlejšie využitie, čo pozitívne ovplyvní výkon, spotrebu či elektromagnetické vyžarovanie budúcich digitálnych obvodov. Hlavným vedeckým prínosom práce je návrh nového generátora optimálneho testu pre asynchrónne sekvenčné digitálne obvody rôzneho typu bez zväčšenia plochy na čipe. Ďalšími prínosmi sú identifikovanie nevhodných prechodov hodnôt pred generovaním testu, zníženie počtu vygenerovaných testovacích vektorov pre kombinačnú časť, efektívne zabezpečenie aktivácie poruchy na úrovni jednoduchých logických členov, šírenie poruchového signálu na výstupy najkratším testom a zrýchlenie poruchovej simulácie. Experimentálne výsledky overili generovanie optimálneho testu (z hľadiska dĺžky) s kvalitným pokrytím porúch aj bez aplikovania metódy pre zvýšenie testovateľnosti. Navrhnuté metódy môžu byť použité pre rozmanitejšiu škálu obvodov v porovnaní s ostatnými súčasnými generátormi testu, a pritom ich efektívnosť zaručuje aj rýchle zostavenie testu.
Ing. Marcel Baláž, PhD. (Ústav Informatiky, Slovenská akadémia vied)
Príspevok k testovacím architektúram a testovatelnosti porúch oneskorení digitálnych jadier
Prezentácia sa bude zaoberať dvoma príspevkami na zvýšenie kvality testovania digitálnych jadier s testovacím okolím, a to (1) optimalizáciou paralelného rozhrania pre rýchlejšiu aplikáciu testov a (2) efektívnou metódou generovania testov pre poruchy oneskorení vyžadujúce jednoduchú architektúru scan. Navrhnutá metóda optimalizácie paralelného rozhrania generuje paralelné vetvy scan podľa štyroch definovaných kritérií alebo generuje rekonfigurovateľnú architektúru testovacieho okolia, ktorá využíva výhody dvoch optimalizačných kritérií súčasne bez významného nárastu plochy. V druhej časti bude prezentovaná navrhnutá metóda generovania testov pre poruchy oneskorení so zameraním na model porúch prechodov. V navrhnutej metóde je využitý princíp testu s posunom (skewed-load test). Vygenerovaný test pre poruchy prechodov je možné aplikovať cez jednoduché testovacie okolia jadra, čím bola odstránená nutnosť použitia rozšíreného okrajového registra scan na aplikáciu testov pre poruchy oneskorení.
25. 3. 2011
Ing. Jiří Tobola
Effective Hash-based IPv6 Longest Prefix Match
V prezentaci bude představen algoritmus pro vyhledání nejdelšího shodného prefixu Hash-Tree Bitmap. Zatímco většina současných algoritmů se zabývá operacemi nad IPv4 adresami, představený Hash-Tree Bitmap algoritmus je primárně vhodný pro dlouhé IPv6 adresy, protože kombinuje rychlý skok pomocí hash funkce pro průchod řídkou částí stromu a standardní Tree bitmap strukturu pro dohledání finálního prefixu. Mimo algoritmu bude dále představena hardwarová architektura a její porovnání se ostatními přístupy.
Ing. Vlastimil Košar
Redukce využitých zdrojů FPGA pro vyhledávání vzorů pomocí relace simulace
V této prezentaci bude představen nový způsob redukce počtu zabraných zdrojů FPGA pro vyhledávání vzorů. Zatímco dosavadní způsoby se zaměřovaly především na nalezení nových architektur a způsobů mapování do FPGA, představovaný způsob navrhuje použít redukci nedeterministického konečného automatu pomocí relace simulace (redukce podobností) před vlastním procesem mapování automatu do FPGA. Tato redukce je běžně používána ve formální verifikaci pro redukci stavových grafů. V prezentaci budou představeny dosažené výsledky. Na závěr budou diskutovány možné směry pokračování práce.
18. 3. 2011
Ing. Lukáš Mičulka
Predikce provozu na sítích a u číslicových obvodů
V prezentaci budou nejprve představeny vybrané metody predikce síťového
provozu, které jsou založeny na nelineární analýze dat či
neuronových sítích. Predikce provozu je důležitá z mnoha hledisek. Jedním z
nich může být i nasazení testování v době slabého provozu.
V další části budou naznačeny metody využívané pro predikci provozu
číslicových systémů.
Ing. Jiří Novotňák
Detekce anomálií v síťovém provozu
Prezentace se bude věnovat detekci anomálií zejména pomocí Kalmanova filtru,
následně diskuze jinak zaměřených algoritmů, zejména ASTUTE. Nastíním
zjištěné problémy a možnosti akcelerace algoritmů při použití na vysokých
přenosových rychlostech.
11. 3. 2011
Ing. Filip Kadlček
Rychlý návrh klasifikátorů pomocí metody AdaBoost
V prezentaci bude představena modifikace algoritnu AdaBoost, která vede ke zrychlenému návrhu klasifikátoru. Většina významných prací v oblasti obrazových klasikátorů je zaměřena na zvýšení úspěšnosti detekce. Práce však představuje přístup, kdy je možné navrhnout klasifikátor rychleji, to vše je ale za cenu menší přesnoti. Tento přístup dovoluje prozkoumání velkého množství klasifikátorů a nalezení parametrů kandidátního řešení. Pro sestavení finálního klasifikátoru je poté možné použít konvenční metody.
Ing. Vít Tříska
Komprese dat z letového zapisovače
V prezentaci budou představeny vybrané kompresní algoritmy, které lze použít pro kompresi dat z letového zapisovače. Následovat bude vzájemné porovnání obdržených výsledků z několika úhlů pohledu.
4. 3. 2011
Ing. Miloš Minařík
Evoluční návrh iteračních algoritmů v CGP
V prezentaci bude popsáno využití CGP k návrhu iteračních algoritmů. Pomocí CGP se zpravidla navrhují řešení, u nichž je výsledek pro dané vstupy získán po jednom průchodu chromozomem. Zde výpočet probíhá iteračně, přičemž v každé iteraci lze využívat výstupy předchozí iterace. Použití této metody bude ilustrováno na několika příkladech. Na závěr bude navržená metoda srovnána s jinými přístupy k návrhu iteračních algoritmů (modulární CGP, sebemodifikující CGP) a budou zmíněny možnosti dalšího pokračování.
doc. Lukáš Sekanina et al.
Implementace fyzicky neklonovatelné funkce na čipu REPOMO32
V prezentaci bude představen způsob implementace fyzicky neklonovatelné funkce pomocí polymorfních hradel. Při realizaci je využito faktu, že k přepnutí logické funkce polymorfního hradla, které je iniciováno změnou napájecího napětí, dochází pro různá, byť sousední, hradla na čipu za různou dobu. Porovnáním doby přepnutí dvou hradel je možné získat jeden bit signatury, která unikátně charakterizuje konkrétní čip. Experimenty, které prokazují praktickou použitelnost uvedeného mechanismu, byly provedeny na 21 čipech REPOMO32. Další spoluautoři výsledku, který bude prezentován: R. Růžička, Z. Vašíček, V. Šimek a P. Hanáček
25. 2. 2011 - mimořádně v A112
Prof. Ing. Vladimír Kvasnička, DrSc., FIIT STU
Symbolická regresia Boolových funkcií pomocou genetického programovania (Slidy v PDF)
V prednáške je študovaná pomocou evolučnej metafory genetického programovania symbolická regresia Boolových funkcií, ktoré reprezentujú logické obvody. Tieto funkcie sú kódované pomocou acyklických orientovaných grafov, ktorých vrcholy reprezentujú elementárne Boolove funkcie (spojky) negácie, konjunkcie, disjunkcie, ich negácie a exkluzívnu disjunkciu. Použité acyklické orientované grafy sú komprimovaným spôsobom reprezentované pomocou tzv. stĺpcových tabuliek. Základné "genetické" operácie mutácie a kríženia sú uskutočnené nad týmito tabuľkami. Získané predbežné výsledky naznačujú, že navrhnutá verzia algoritmu je efektívnym prístupom ku konštrukcii minimálnych Boolových funkcií, ktoré sú špecifikované pomocou tabuľky funkčných hodnôt.
11. 2. 2011
Ing. Martin Straka, Ing. Jan Kaštil
Využití částečné dynamické rekonfigurace pro architektury odolné proti poruchám
V rámci semináře budou vysvětleny vybrané techniky z návrhu systémů odolných proti poruchám do obvodů FPGA. Druhá část semináře bude věnována možnostem rekonfiguračního procesu FPGA a technikám dynamické rekonfigurace. Ve třetí části budou popsány různé typy poruch v FPGA a možnosti jejich simulace spolu s návrhem nástroje pro generování poruch typu SEU do reálného hardwaru. V závěru semináře budou výše uvedené techniky demonstrovány s využitím vývojové desky ML506.
4. 2. 2011
Ing. Pavel Bartoš
Zkrácení doby aplikace testu změnou pořadí klopných obvodů v řetězci scan
V prezentaci bude představen princip a experimentální výsledky metody, která umožňuje zkrátit dobu aplikace testu obvodu pomocí změny pořadí klopných obvodů v řetězci scan. Metoda je založena na zkrácení dlouhých spojů mezi klopnými obvody scan řetězce, které jsou více náchylné ke vzniku poruch. Díky eliminaci těchto problematických spojů postačí k dosažení dostatečného pokrytí chyb menší počet testovacích vektorů a tím dojde i ke zkrácení doby aplikace testu. V závěru budou představeny další problémy, které jsou řešitelné změnou pořadí klopných obvodů v řetězci scan, a bude nastíněn další směr výzkumu.
Ing. Luděk Žaloudek
N-modulová redundance v celulárním automatu
Celulární automaty jsou jedním z možných modelů pro masivně paralelní výpočetní systémy. Jedním z problémů při hardwarové implementaci CA je to, že model CA nepočítá s odolností proti poruchám (OPP). Existující implementace celulárních systémů řeší OPP složitými způsoby extrémně zvyšujícími požadavky na hardware. Součástí prezentace bude návrh jednoduché N-modulové redundance v CA a vyhodnocení jejího účinku na výpočet několika různých vzorových úloh za přítomnosti přechodných a stálých chyb.
Semináře v zimním semestru 2010/2011
28. 1. 2011
Ing. Viktor Puš
Netbench - Framework pro experimenty s algoritmy zpracování paketů
Prezentace představuje experimentální framework vyvinutý skupinou ANT@FIT. Jedná se o sadu kódů v jazyce Python určených pro zkoumání algoritmů zpracování paketů. Mezi tyto algoritmy řadíme vyhledávání vzorů, klasifikaci a operaci vyhledání nejdelšího shodného prefixu. Součástí jsou také datové sady pro snadné porovnání vlastností jednotlivých algoritmů. Netbench je volně dostupný na www.fit.vutbr.cz/netbench.
Ing. Petr Pospíchal
Akcelerace gramatické evoluce pomocí GPU
Gramatická evoluce je podle autorů "systém, který může být použit pro generování řetězců v jakémkoliv jazyce". Je založen na fúzi evolučních algoritmů a formální gramatice definované v Backus-Naurově formě. Benefitem gramatiky je možnost kódování znalostí o problému a ohraničujících podmínek, evoluční algoritmus zase představuje nástroj pro efektivní generování řetězců. Výstup se následně dá interptetovat a použít pro různé účely, generováním programů počínaje a návrhem mostních pilířů a architektury konče. Výhodou gramatické evoluce je tedy velká robusnost, nevýhodou pak může být relativně pomalý běh.
Ve spolupráci s University College Dublin jsme se zabývali možnostmi akcelerace této metody s použitím velkého výpočetního potenciálu moderních grafických čipů (GPU). První výsledky ukazují, že pro některé problémy může být gramatická evoluce významně zrychlena.
21. 1. 2011
Ing. Povol Korček
Nový dopravný mikrosimulačný model založený na celulárnych automatoch
V príspevku bude prezentovaný nový model pre mikrosimuláciu vysoko rozsiahlych cestných sietí. Model je založený na aplikácii celulárnych automatov a vhodne rozšírený o elimináciu nechcených vlastností týchto modelov, akou je i zastavenie vozidla z maximálnej možnej rýchlosti v jedinom simulačnom kroku. Presnosť tohto modelu bola validována porovnaním s dopravnými fundamentalnými diagramami. Paralelná implementácia umožňuje skoro lineárne zrýchlenie na platformách s viacjadrovými procesormi.
Ing. Martin Žádník
Flow Cache Resilient to Flooding
Flow cache and its variants are often used in network devices to improve performance of stateful traffic processing. These caches are usually tuned to provide best performance on average traffic mix but do not consider worst case scenario. For example, a network flow cache may witness a performance drop when flooded with a large amount of new flows, a common side-effect of DoS or scanning activities. Therefore, the goal is to design a flow cache and its effective management, in particular, to overcome these flooding periods and preserve state of existing connections. In order to achieve this goal, genetic algorithm (GA) is used to evolve a replacement policy that would perform better than other popular policies. The presentation will show behavior of a flow cache with different replacement policies obtained by a simulation on a traffic sample with manually generated DoS. The results indicate that it is possible to find (evolve) a replacement policy that is as good as other well-performing policies during normal periods but behaves better during flooding.
9. 12. 2010 - Mimořádná přednáška (čtvrtek, E112)
prof. RNDr. Jozef Gruska, DrSc., FI MU
Nová vízia informatiky
Ťažko si predstaviť v 21 storočí veľmi významný projekt alebo inováciu,
pri ktorých by ídey, pojmy, modely, metódy a prostriedky informatiky nehrali
veľmi dôležitú úlohu. Podobne sa očakáva, že pri rozvoji prakticky všetkých
akademických a technických disciplín, umenia, medecíny, ekonomiky, atď budú
mať rozhodujúcu roľu myslenie, paradigmy, metódy a prostriedky informatiky.
Aby informatika mohla plniť túto svoju spoločenskú úlohu je nutné, aby sa
začala chápať, rozvíjať a vyučovať ako podstatne širšia a hlbšia oblasť vedy
a techniky, ktorá súčasne prináša novú metodológiu pre všetky oblasti
spoločenských aktivít a ktorá sa sama stará o vytvorenia prostriedkov na
plné uplatnenie svojho aplikačného potenciálu.
V prednáške sa bude prezentovať nové, podstatne širšie a hlbšie ako doposiaľ,
chápanie informatiky ako disciplíny, ktorá má čtyri úzko prepojené zložky:
vedeckú, technickú, metodologickú a aplikačnú. Nové chápanie informatiky bude
bližšie ilustrované cez niektoré z jej "grand challenges". V prednáške sa
budú tiež prezentovať a analyzovať korene, impulzy a ojektívna potreba nového
chápania informatiky, čo bude zasadené aj ako do historického tak aj filozofického
kontextu.
Prof. Gruska je členem The Academy of Europe, držitelem Computer Pioneer Award (IEEE Computer Society) a řady dalších ocenění. Je autorem 3 knih, více než 140 vědeckých článků a přednesl více než 280 přednášek na konferencích a seminářích. Na zahraničních univerzitách působil více než 15 let. Nedávno o něm Slovenská televize vysílala pořad GEN, viz YouTube
3. 12. 2010
Matthias Függer, TU Vídeň
Fault-tolerant distributed on-chip algorithms
For Very Large Scale Integrated (VLSI) Circuits intended to be used in
highly reliable applications, formal specification and analysis is
mandatory. Two trends in VLSI design favour a modeling approach
analogous to that used for distributed systems: (i) noticeable
communication delays between circuit components and (ii) increasing
failure rates caused by wear-out and particle hits in circuits with ever
decreasing feature sizes. Despite these striking similarities,
specifying and analyzing circuits by means of classic distributed system
models is either overly lengthy or not possible. To overcome these
limitations a new modeling and analysis framework tied to the
peculiarities of fault-tolerant on-chip algorithms is presented.
The capabilities of this framework are then illustrated by applying it
to clockless on-chip algorithms, that is, circuits that are not driven
by a central clock. The framework is extended by a Petri net like
specification language, which is used to state pivotal circuit
components for building clockless fault-tolerant on-chip algorithms.
Among those is the General Join module, a module that allows to merge
data provided by different sources in a fault-tolerant manner. In the
thesis a complete specification is provided and generic timing
properties are derived. Furthermore, an implementation of a General Join
module in terms of simpler circuit components is given and proven correct.
In contrast to clockless circuits, synchronous circuits are driven by a
central clock which inherently constitutes a single-point of failure. A
common technique to make synchronous circuits fault-tolerant is by
replication of the circuit and its clock source. Thereby, the problem
arises to provide fault-tolerant, synchronized clock signals that do not
diverge over time to each of the replicas. This problem is termed the
_tick generation_ problem. It is shown that an alternative to replicated
synchronized clock sources is to let a set of General Join modules,
forming an on-chip distributed algorithm, generate synchronized clock
signals in the course of their interaction. A correctness proof and
performance measures of this solution are derived.
26. 11. 2010, mimořádně v E104
Mgr. Jiří Matela, Fakulta informatiky MU v Brně
Využití GPU pro urychlení obrazové komprese
JPEG2000 je obrazový kompresní standard mající poskytunout
vynikající kompresní výkon a také řadu pokročilých vlastností, které jsou
vyžadovány aplikacemi v oblastech jako je medicínské zpracování obrazu,
filmový průmysl nebo archivace obrazu. Právě kompresní výkon a pokročilé
vlastnosti standardu mají za následek vyšší výpočetní nároky. Grafické karty
se během posledních let staly oblíbenou komoditní výpočetní platformou zejména
z důvodu jejich relativně vysokého výpočetního výkonu. Využití výkonu GPU pro
akceleraci JPEG2000 komprese může být dostupným řešením, které umožní
real-time zpracování videa v HD nebo post-HD rozlišeních, či umožní zkrátit
dobu zpracování digitálních patologických snímků, které dnes běžně dosahují
rozlišení v řádu jednotek gigapixelů.
19. 11. 2010, mimořádně v L314
Ing. Václav Šimek, Ing. Josef Strnadel
Historie počítačů Amiga
K příležitosti 25. výročí oficiálního uvedení legendárních počítačů
řady Commodore Amiga na trh budou na semináři prezentovány střípky z
pozadí vzniku této legendy (spojující v jedno univerzálně použitelný
domácí počítač i herní konzoli), její stavební bloky, architektura a
charakteristické rysy, které svou sofistikovaností zaujmou i v dnešní
době - CPU řady MC68K, použití zákaznických obvodů a koprocesorů,
paměťově úsporná planární bitmapová grafika, multimédia, plně
preemptivní jádro OS vyžadující minimum výpočetních prostředků (dnes
bychom použili např. pojem mikrojádro, jádro vestavného (RT)OS), zcela
intuitivní ovládání, autokonfigurace karet a zařízení.
Seminář bude oživen výstavou funkčních modelů Amiga 500, Amiga 1200,
Amiga 1200 v provedení tower - zájemci si tedy mohou vyzkoušet, co
(již před 25 lety!) bylo možné na této platformě a zavzpomínat, kdy
tytéž vlastnosti zaznamenali (či dodnes nezaznamenali) na počítačích
jiných výrobců.
12. 11. 2010
Ing. Jan Kaštil: Výzkumná stáž v Telecom Bretagne
Prezentace stručně seznámí posluchače s pobytem přednášejícího ve
francouzské výzkumné instituci Telecom Bretagne. V průběhu prezentace budou nastíněny
problémy spojené s anotací a následnou klasifikací provozu na moderních
sítích. Bude představen princip klasifikátoru založeného na sekvencích
TCP značek v síťovém toku a jeho možná rozšíření. V závěru bude prezentováno
krátké orientační srovnání výzkumných možností a zázemí na Telecom
Bretagne a Fakulty informačních technologií.
Doktorandi 1. ročníku
Ing. Vít Tříska
5. 11. 2010
Doktorandi 1. ročníku
Ing. Filip Kadlček, Ing. Lukáš Mičulka, Ing. František Slimařík
8. 10. 2010
Doktorandi 1. ročníku
Ing. Vlastimil Košař, Ing. Jiří Novotňák, Ing. Miloš Minařík
Semináře v letním semestru 2009/2010
11. 6. 2010
Ing. Jiří Jaroš
Evolutionary Design of Collective Communications on Wormhole Networks
My thesis describes the technique of the evolutionary design aimed at
scheduling of collective communications on interconnection networks of
parallel computers. In order to avoid contention for links and associated
delays, collective communications proceed in synchronized steps. A minimum
number of steps is sought for the given network topology, wormhole
(pipelined) switching, minimum routing and given sets of sender and/or
receiver nodes. The proposed technique is not only able to re-invent optimum
schedules for known symmetric topologies like hypercubes, but it can find
schedules even for any asymmetric, irregular, multistage and fat topologies
in case of general many-to-many collective communications. In most cases,
the number of steps reaches the theoretical lower bound for the given
communication pattern; if it does not, non-minimum routing can provide
further improvement. Optimal schedules may serve for writing
high-performance communication routines for application-specific networks on
chip or for the development of communication libraries in the case of
general-purpose interconnection networks.
20. 5. 2010
Viriato M. Marques (Engineering Institute of the Polytechnic Institute of Coimbra) and Cecília Reis (Engineering Institute of the Polytechnic Institute of Porto)
Interactive Evolutionary Computation: Music and Creativity
Interactive Evolutionary Computation: Introduction, Humanized Computational Intelligence, Applications to Art, Engineering, Education, Edutainment and Therapy, Music and Creativity, Data-Mining and Interactive Fitness Evaluation to Musical Creativity. "Closing concert" and conclusions.
30. 4. 2010 (mimořádně v G202)
Ing. Richard Růžička, Ph.D., Ing. Václav Šimek
Počítače firmy Sinclair Research Ltd. a jejich konkurenti
Počítače firmy Sinclair Research Ltd. - počítače, kterými české domácnosti vstoupily do digitálního věku. Je tomu již 70 let, co se v Londýně narodil geniální vynálezce a zakladatel firmy Sir Clive Sinclair. Je tomu již 30
let, co na trh vstoupil ZX-80, první počítač na světě, který se prodával
pod 100 liber. Následován typem ZX-81, který pokořil hranici 70 liber a
obrovským obchodním úspěchem (během dvou let prodáno více než milion kusů
po celém světě), připravil půdu legendě - domácímu počítači ZX Spectrum.
Spectrum se díky své barevné grafice stalo fenoménem v oblasti
počítačových her, překonalo veškeré prodejní rekordy svých předchůdců,
dominovalo trhu v různých vylepšených verzích po dalších 10 let a dočkalo
se desítek legálních i nelegálních klonů vyráběných na obou stranách
železné opony. Pamětníci hebkých gumových kláves, ale i vy, kteří jste začínali až s počítači řady PC, přijďte na náš malý retroseminář, kde si připomeneme
architekturu a konstruktérské finesy těchto počítačů, současná řešení
(protože Spectrum stále ještě žije!), uvidíme živě téměř všechny zástupce
řady počítačů Sinclair i s jejich netradičními periferiemi. Můžete si zkusit naprogramovat "Hello world" ve Spectrum BASICu, zahrát JetPac, zformátovat Microdrive Cartridge nebo vytisknout vizitku na pokovený papír ZX-Printeru. Výstavu modelů Sinclair doplní jejich "konkurenti" z tuzemské i zahraniční produkce výpočetní techniky 80. let ze sbírek připravovaného muzea výpočetní techniky na FIT.
9. 4. 2010
Ing. Pavol Korček
Modelovanie dopravnej situácie
Modelovanie aktuálnej dopravnej situácie je priamym predpokladom pre
priebežné trvalé zaistenie funkčného, spoľahlivého, bezpečného,
efektivného a k životnému prostrediu šetrného systému v cestnej
doprave. Tieto modely ale nájdu svoje uplatnenie i pri plánovaní zatiaľ
neexistujúcich a do budúcna len pripravovaných cestných úsekov. V
neposlednej rade môžu poslúžiť i ako generátory vstupných dát do
autotrenážerov. Pre čo najvačšie sa priblíženie modelu realite je
potrebné myslieť na mnoho parametrov cestnej dopravy. Vzniká tak vysoko
komplexný simulačný model, ktorý nie sme schopní v reálnom čase
vyhodnocovať na bežných počítačoch/procesoroch. Ponúka sa ale možnosť
akcelerácie týchto simulačných modelov na rôzných typoch platforiem. Ku
príkladu môžeme spomenúť FPGA alebo v poslednej dobe stále častej
využívané GPU. V príspevku bude prezentovaný aktuálny stav problematiky
pre rôzne platformy, typy a najmä obmedzenia simulačných modelov a na
záver bude predstavený i navrhovaný model využívajúci práve GPU.
Ing. Martin Demín
Nekonvenčná výroba tlačenej elektroniky
Po krátkom úvode do princípov fungovania tlačenej elektroniky si predstavíme jej nekonvenčnú výrobu pomocou plotru a "fixky". Porovnáme dosiahnuteľné parametre s parametrami klasickej výroby pomocou tlačovej hlavy.
26. 3. 2010
Ing. Pavel Bartoš
Optimalizace propojení scan řetězce
Předmětem prezentace bude analýza propojení scan řetězce ve fázi fyzického rozmístění komponent na čipu. Budou uvedeny možnosti optimalizace tohoto propojení, které vedou k snížení pravděpodobnosti vzniku poruch a tím ke zmenšení množství testovacích vektorů. Závěrem bude diskutována možnost paralelního provádění diagnostiky obvodů a další možné směry výzkumu, který bude dále prováděn.
Ing. Jiří Tobola
Vyhledání nejdelšího shodného prefixu
Algoritmus LPM je klíčovou součástí většiny síťových zařízení a při blížícím se přechodu na IPv6 se jedná opět o otevřenou otázku k řešení. V rámci prezentace budou stručně shrnuty aktuálně používané algoritmy, bude představena knihovna lpm-netbench určená ke srovnávání všech existujících metod (porovnání jejich rychlosti a paměťové náročnosti) a zejména pro evaluaci metod nových. V závěru budou nastíněny možné nové algoritmy vycházející z dosavadních experimentů a specifikován plán dalších prací.
19. 3. 2010
Ing. Zdeněk Vašíček
Optimalizace kombinačních obvodů s mnoha vstupy pomocí SAT
V oblasti evolučního návrhu obvodů dominuje tzv. kartézské genetické programování (CGP), které bylo poprve použito pro návrh kombinačních obvodů a později úspěšně aplikováno i v dalších oblastech. Ačkoliv bylo již několikrát ukázáno, že evoluční návrh využívající CGP je schopen generovat inovativní řešení (např. kombinační násobičky s menším počtem hradel, kvalitnější nelineární obrazové filtry, apod.), nepodařilo se doposud nalézt na úrovni hradel složitější kombinační obvody. Mezi největší problémy evolučního návrhu patří poměrně špatná škálovatelnost - v případě evolučního návrhu komb. obvodů se jedná o značnou doba potřebnou k nalezení požadovaného řešení, která bohužel závisí exponenciálně na počtu vstupů. Tento problém lze sice v některých oblastech částečně překonat za pomocí akcelerátorů využívajících FPGA, v oblasti kombinačních obvodů však lineární urychlení není dostačující.
Cílem prezentace je představit metodu zásadně měnící pohled na problém škálovatelnosti evaluace kandidátních řešení založenou na využití technik známých v oblasti verifikace. Navržená metoda, která je založena na efektivní transformaci řešeného problému na SAT instanci, která je následně vyhodnocena SAT solverem, byla aplikována na evoluční optimalizaci kombinačních obvodů s cílem redukovat počet použitých hradel. Tento přístup byl úspěšně aplikován na minimalizaci klasických benchmarkových obvodů syntetizovaných pomocí konvenčních technik (ABC, SIS) a dále na minimalizaci tzv. těžce syntetizovatelných obvodů. Dosažené výsledky naznačují, že dostupné techniky vykazují určité rezervy, ačkoliv je problém syntézy číslicových obvodů považován již delší dobu za vyřešenou otázku.
Ing. Petr Mikušek
Optimální implementace LUT kaskád v hardware a software
Kaskáda náhledových tabulek (LUT) se jeví jako ideální a jednotná
reprezentace pro implementaci logických funkcí v hardware a software.
Stávájící syntézní algoritmus generuje příliš dlouhé káskady, které mají
počet buněk roven počtu vstupních proměnných. To je výhodné z hlediska
ceny (celkové velikosti paměti potřebné pro reprezentaci kaskády), ale
nevýhodné z hlediska rychlosti vyhodnocování (počet buněk). Sousední
buňky je však možné sloučit do větších buněk vyhodnocujících více
vstupních proměnných najednou. Můžeme tak snadno volit kompromis mezi
cenou a výkonem. V prezentaci bude představen algoritmus, který pro
zadanou kaskádu s jednovstupovými buňkami nalezne optimální rozdělení
kaskády z hlediska výkonu (pro pevně zadaný počet buněk hledá nejméně
paměťově náročnou kaskádu), ceny (kaskáda s nejmenší paměťovou
náročností bez ohledu na počet buněk) a poměru cena/výkon (optimalizuje
se kritérium počet buněk * paměťová náročnost). V algoritmu je
zohledněna cílová platforma (hardware nebo software), neboť různé
implementace mají rozdílný model výpočtu paměťové náročnosti.
5. 3. 2010
Ing. Václav Šimek, Ing. Karel Slaný
Využití platformy PS3 pro akceleraci výpočtu
Jednu z oblastí informačních technologií, která v současné době prodělává intenzivní rozvoj, definuje úsilí směřující k využití různých architektur pro akceleraci výpočtů v mnoha oblastech výzkumu i praxe. Tuto skutečnost ilustruje vzrůstající nasazení původně jednoúčelových karet s GPU obvody. Zajímavou výpočetní architekturu v tomto ohledu představuje také řešení od IBM, konkrétně Cell Broadband Engine (Cell BE). Jedná se o zástupce tzv. multi-core procesorů, které jsou zřejmě nejdostupnější v podobě herní konzole PS3. V rámci prezentace bude nejprve detailně popsána architektura procesoru Cell, přicemž pozornost bude věnována hlavně paměťovému modelu a datovým přenosům. V dalši části přijde na řadu herní konzole PS3 a možnosti jejího využití v oblasti vědeckých výpočtů.
S tím souvisí i představení clusteru složeného z 11 konzolí PS3, který byl nedávno zprovozněn na ÚPSY. Na závěr proběhne zhodnocení výhod a nedostatků výsledného řešení, včetně poukázání na různá programátorská úskalí.
26.2.2010
Ing. Petr Kaštovský
Stavové zpracování síťového provozu na vícejádrových procesorech
Současné vícejádrové procesory nabízí nízký poměr cena/výkon a je tedy vhodné hledat jejich uplatnění ve výpočtně náročných aplikacích. Zpracování vysokorychlostního síťového provozu je problém nejen výpočetně, ale i paměťově náročný a představuje vhodnou úlohu pro plné využití potenciálu vícejádrových procesorů. Ukazuje se však, že pouhé převedení dosud efektivního programu optimalizovaného pro jednojádrové procesory nepřináší požadované zrychlení a je tedy třeba aplikovat nové přístupy pro tvorbu efektivních paralelních programů s ohledem na cílovou platformu. V rámci prezentace bude ukázáno, kde leží hlavní problémy zpracování síťového provozu na vícejádrových procesorech s důrazem na vliv paměťové hierarchie, především pak rychlých vyrovnávacích pamětí. Na základě poznatků budou formulovány možné postupy pro dosažení vyšší výkonnosti vybraných síťových aplikací.
Ing. Michal Kajan
Klasifikácia paketov vo vysokorýchlostných sieťach
Klasifikácia paketov je kľúčovým mechanizmom pre diferenciáciu sieťovej prevádzky, umožňuje dosiahnutie splnenia požiadaviek na dostupný výkon, bezpečnosť a prístupnosť služieb v počítačových sieťach. Klasifikátory môžu byť implementované obvodovo alebo programovo. Ako alternatívu voči obvodovému spracovaniu v FPGA pozornosť zameriame na programové spracovanie technológiou multi-core. Budú predstavené architektúry, na ktorých je možné takéto spracovanie realizovať a samotné prístupy k tejto forme klasifikácie.
12.2.2010
Ing. Pavol Polóni
Tištěná elektronika - tiskový stroj
Tištěná elektronika je novým a perspektivním odvětvím elektroniky. Na
rozdíl od současných technologií založených na anorganických materiálech
(převážně křemík), tištěná elektronika využívá polymerů elektricky
vodivých, polovodivých, nevodivých, citlivých na světlo či světlo
emitujících a také anorganických materiálů ve formě nanočástic. Velkou
výhodou oproti klasické čistě anorganické elektronice je mnohem
jednodušší technologie výroby obvodů - není třeba vysokých teplot pro
zpracování použitých materiálů. Tak je možno jako substrát využít
například pružné plasty, které vysoké teploty nevydrží. Na ně lze
nanášet vhodné materiály například inkoustovým tiskem. Výhodou je pak
nízká hmotnost, pružnost a odolnost výrobku a možnost levné výroby
relativně složitých elektronických obvodů v kusovém množství. V současné
době je největší komerční aplikací této technologie výroba velkoplošných
obrazovek sestávajících z aktivních matic organických svítivých diod
(OLED) a tenkovrstvých tranzistorů (TFT). Přitom zvládnutá technologie
tištěných tenkovrstvých tranzistorů otevírá možnosti výroby i
složitějších logických obvodů na míru.
Prezentace bude věnována převážně praktické části spojené s tiskem.
Seznámí s jednou z možných technologií tisku a předvede prototyp stroje,
který se navrhuje na fakultě ve spolupráci s UPGM. Na závěr ukážeme
první praktické pokusy a naznačíme problémy spojené s výrobou prototypu
tiskového stroje.
Ing. Jan Křivánek
Pokročilé metody mapování genotyp-fenotyp v evolučních algoritmech
Evoluční algoritmy jsou oblíbenou třídou optimalizačních algoritmů a
to zejména pro možnost jejich použití i v případě neznalosti
teoretických aspektů řešené úlohy. Tyto algoritmy se mohou stát
neefektivní při řešení úloh hledání komplexních (zejména opakujících
se) struktur anebo v případech, kdy máme informace o povaze řešené
úlohy a tyto nezaneseme do evolučního procesu.
Jedna z hojně využívaných technik řešících tyto nedostatky je použití
pokročilého mapování generovaných genotypů na fenotypy představující
hledaná řešení. Na semináři budou prezentovány dva z možných přístupů
k této problematice: Přístup inspirovaný přírodou (respektive
literaturou a přednáškami z nově vzniklého předmětu na VFU -- Struktura
a evoluce genomu) experimentálně aplikované na úlohu symbolické
regrese. A přístup matematický, kdy pro mapování genotyp-fenotyp
použijeme matematicky vyjadřitelnou funkci měnící pravděpodobnostní
rozložení generovaných řešení a tím měnící parametry fitness
landscape, experimentálně aplikovaný na řešní testovací Rastriginovu
funkci.
5.2.2010
Ing. Petr Pospíchal
Teorie a praxe obecných výpočtů na grafických čipech (GPGPU)
Obecné výpočty na grafických čipech jsou mladé a velmi rychle rostoucí odvětví s řadou zajimavých aplikací. Grafické čipy (GPU) za poslední dekádu hrubým výkonem mnohonásobně překonaly běžné procesory (CPU), jejich cena je ale stále přijatelná pro běžného uživatele. Proto stojí za to se zabývat jejich potenciálem při nasazení v informatické praxi. Prezentace se zpočátku zaměří na historii vývoje grafických karet a počátky jejich programovatelnosti. V následující části budou architektury CPU a GPU porovnány z hlediska paměťových a výpočetních možností a budou zmíněny výhody a nevýhody nasazení GPU pro obecné výpočty. Teoretická část bude zakončena stručným představením výpočetního modelu frameworku CUDA firmy nVidia . Následně bude na příkladech demonstrována schopnost moderního GPU GTX 285. Praktická část se dále bude týkat nedostatků GPU, především úzkeho hrdla sběrnice, vysokých latencí přenosů, vlivu počtu vláken na rychlost výpočtu a SIMD optimalizace použitého hardware obecně.
Ing. Luděk Žaloudek
Akcelerace evoluce celulárních automatů na GPU
Paralelizace evolučního návrhu je jeden ze způsobů, jak vyřešit problém vysoké výpočetní náročnosti evolučních algoritmů zabývajících se složitými problémy. Návrh pravidel celulárních automatů jistě mezi takové složité problémy patří. Mezi levné platformy pro paralelní výpočty dnes patří GPU, které jsou schopny v některých případech za cenu stolního počítače nahradit superpočítače v ceně tisíců dolarů. Příspěvek se zabývá paralelizací evolučního návrhu pravidel celulárních automatů na GPU, navrhuje možné způsoby řešení a porovnává výkon dvou nejdostupnějších GPU v kategorii mid-end a high-end, včetně hodnot urychlení pro evoluční návrh celulárních automatů.
29.1.2010
Ing. Jan Kaštil, Ing. Martin Straka
Návrh systémů odolných proti poruchám s využitím častečné dynamické rekonfigurace FPGA
Předmětem prezentace bude představení několika rekonfigurovatelných architektur a jejich vlastností. Zvláštní pozornost bude mimo jiné věnována FPGA firmy XILINX, kde budou ukázány základní principy a výhody částečné dynamické rekonfigurace. V prezentaci budou vysvětleny dostupné prostředky a kroky, jak navrhovat pokročilé systémy založené na FPGA s využitím principů částečné dynamické rekonfigurace, které lze mimo jiné využít i pro návrh systémů odolných proti poruchám. Budou popsány 3 typy odolných systémů vycházejících z architektur TMR a duplex, které jsou doplněné o různé diagnostické vybavení (hlídací obvody, komparátory, atd.) a rozděleny do rekonfigurovatelných modulů. V závěru prezentace bude demonstrován kompletní postup návrhu a implementace odolného systému do FPGA Virtex5 a ověření jeho plné funkčnosti i v době rekonfigurace jeho částí.
22.1.2010
Ing. Viktor Puš
Algoritmy klasifikace paketů
Úloha klasifikace paketů je netriviální z teoretického i praktického hlediska. V teoretické oblasti byly dokázány hranice prostorové a časové složitosti pro vyhledávání rozsahů ve vícedimenzionálních prostorech. V praktické oblasti se potýkáme s nutností klasifikovat každý paket v čase několika nanosekund, a zároveň ukládat tisíce pravidel do přijatelně drahé paměti. Ze stávajících algoritmů bude zaměřena pozornost na algoritmy založené na kartézském součinu polí, a budou stručně prezentovány jejich známé optimalizace. V závěru budou uvedeny předpoklady pro další zdokonalování těchto algoritmů.
Ing. Martin Žádník
Flow Cache Victim Policy
Tracking a state of network flows is fundamental for a wide range of network operations such as security analysis, traffic engineering, anomaly detection and bandwidth provisioning. On a high-speed backbone link, the intensity of traffic and the number of flows is so high that either packets must be dropped prior to being accounted or a focus is given only on particular flows. The presentation describes the second alternative, focusing on so called heavy-hitters, i.e., flows that account for a large share of the traffic. The goal is to keep state of a heavy-hitter flow since its very beginning which differentiate it from other methods based on observe-and-follow scheme (inherently loosing first few packets of each flow). The method is based on a system of N-way set-associative cache in which flow states in each line are maintained by a victim policy. The
right victim policy is the key parameter responsible for expiration of small flows and preserving heavy-hitters. Genetic algorithm is applied to evolve novel victim policy performing better than for example LRU.
Semináře v zimním semestru 2009/2010
11.12.2009
Ing. Miloš Ohlídal, Ph.D., ANF DATA
Parkovací automaty
V prezentaci budou posluchači seznámeni s problematikou řešenou ve firemním projektu "Parkovací automaty". Dále bude prezentace zaměřena na metody vedení projektu, plánování na komunikace se zákazníkem. (Pozn. Miloš Ohlídal je absolventem doktorského studia na FIT.)
27.11.2009 - mimořádně v A112
RNDr. Ivan Fialík, Fakulta informaiky, MU v Brně:
Pseudotelepatické hry
Kvantové zpracování informace studuje možnosti informatického uplatnění
zvláštních zákonitostí a jevů kvantového světa. Zejména se snaží identifikovat
oblasti, v nichž tyto zákonitosti a jevy mohou být využity k dosažení výsledků
přesahujících možnosti klasického zpracování informace. Umožňuje například
redukovat množství komunikace potřebné k řešení některých distribuovaných
problémů. O pseudotelepatii hovoříme v případě, že kvantové zpracování
informace je schopno zcela eliminovat potřebu komunikace. V první části přednášky budeme ve stručnosti prezentovat základní pojmy a principy kvantového zpracování informace. Dále uvedeme obecnou definici pseudotelepatické hry a tuto definici budeme ilustrovat na dvou příkladech. Závěr přednášky bude věnován přehledu několika důležitých problémů teorie pseudotelepatických her.
6.11.2009 - mimořádně v D207
Ing. Jan Prach, Sun Microsystems:
Využití GPU pro obecné výpočty
slidy (21 MB)
Přednáška se zaměří na GPU z hlediska programování obecných aplikací. Podíváme se na architekturu GPU. Od té se dostaneme k úlohám, pro které ji lze efektivně využít a pro které naopak není vhodná. Seznámíme se se základy OpenCL - momentálně asi nejlepšího způsobu programování GPU. Poslední část bude věnována aspektům kritickým pro výkon GPU (stejně jako moderních CPU) - zejména jde o skoky a práci s pamětí. Přednáška se sice zaměří na GPU, nicméně drtivá většina přednášky je relevantní i pro moderní CPU. V blízké budoucnosti se navíc počítá s integrací grafických jader do procesorů, takže je pro každého programátora
užitečné se s problematikou seznámit.
CV: Jan Prach vystudoval FEL ČVUT. Vyvíjel enterprise Java aplikace a pracoval
na počítačovém vidění ve Švýcarsku. Nyní pracuje ve firmě Sun v Praze na vývoji technologií kolem Javy. O GPGPU se zajímá už od dob prvních programovatelných GPU. Na FEL ČVUT obhájil diplomovou práci na téma "Akcelerace algoritmů počítačového vidění na GPU".
30.10.2009
Doktorandi 1. ročníku: J. Křivánek, M. Demín
23.10.2009
Ing. Karel Slaný
Automatická predikce mezinárodního trhu založená na genetickém programování
Obsahem prezentace je příspěvek, který byl prezentován na konferenci ICAIS 2009 (http://icais09.uni-klu.ac.at/). Bude popsán systém pro automatickou "predikci" chování mezinárodního trhu. Systém využívá evoluci v reálném čase.
Ing. Václav Šimek, Ing. Zdeněk Vašíček
ARTIST Summer School in Europe 2009
V prezentaci bude podána informace o letní škole ARTIST Summer School in Europe 2009, která se zabývala problematikou vestavěných systémů.
9.10.2009
Doktorandi 1. ročníku: P. Korček, P. Bartoš, P. Polóni
2.10.2009
Doktorandi 1. ročníku: P. Kaštovský, P. Pospíchal, M. Kajan
25.9.2009
Peter Tummeltshammer, Vienna University of Technology:
Analysis of Common Cause Faults in Dual Core Architectures
Duplication and comparison has proven to be an efficient method for error
detection using increased redundancy. Based on this generic principle dual core
processor architectures with output comparison are being proposed for safety
critical applications. Placing two instances of the same (arbitrary) processor
on one die yields a very cost efficient "single chip" implementation of this
principle. At the same time, however, the physical coupling of the two replica
creates the potential for certain types of faults to affect both cores in the
same way, such that the mutual checking will fail. This class of devastating
coupling results is called common cause failures (CCFs), which constitutes a
major part when calculating a redundant system's probability of failure. The key question here is how this type of coverage leakage relates to other
imperfections of the duplication and comparison approach that would also be
found using two cores on separate dies (such as coupling over a common power
supply or clock). This thesis is concerned with the above question and analyzes several of the relevant physical coupling mechanisms and elaborate a model to decompose the genesis of a common cause fault into several steps. We present an experimental study showing that a very tight local and temporal coincidence of the fault effect in both replica is a crucial prerequisite for a common cause fault. Based on this quantitative input we can conclude from our decomposition model that the risk of common cause faults is low for physical coupling mechanisms with relatively slow propagation speed, such as thermal and mechanical effects.
Semináře v letním semestru 2008/2009
15.5.2009
Rubén Salvador, Universidad Politécnica de Madrid:
Evolutionary optimization of wavelet transforms for image compression
Wavelet transforms, unlike traditional Fourier-based transforms, are able to
provide a time-frequency representation of a signal. Therefore, a
representation of a signal that shows its details and trends as a function of
time is obtained. They have been proved useful in a wide range of
applications like data compression, signal de-noising, pattern recognition...
Finding a good wavelet function for a particular type of data is the real
issue in the use of wavelet transforms. The computation of the transform is
done, from a general point of view, as a series of filtering stages over the
original signal. Calculation and tuning of the coefficients of these filters
is, therefore, the crucial point in the wavelet transform design. For this
reason, an evolutionary optimization of these coefficients is a possibility
that deserves to be investigated. This approach to wavelet design has just
been recently tackled by some research groups.
This presentation will show the work done in the evolution of wavelets by
means of evolutionary strategies for the compression of specific types of
images.
24.4.2009
doc. Ing. Hana Kubátová, CSc., Ing. Petr Fišer, Ph.D., Ing. Jan Schmidt, Ph.D., Ing. Radek Dobiáš:
Diagnostika, spolehlivost a testování číslicových počítačů na katedře
počítačů
FEL CVUT
V prezentaci bude představen aktuální výzkum skupiny VLSI FEL CVUT v
oblastech diagnostiky, testování a spolehlivosti číslicových obvodů.
Eduard aneb lidová tvořivost v EDA
Pro zobrazení Booleovské funkce v EDA se používá mnoho formalismů, jejichž vzájemný převod mívá exponenciální složitost, navíc nejsou kanonické a proto nejsou převoditelné beze ztráty informace. Běžné univerzitní systémy (SIS, ABC, Espresso) používají vždy jediný formalismus, který je vázán na formulaci jejich algoritmů. Jádrem experimentálního systému Eduard je datová struktura, která dovoluje hybridní popis (libovolného) logického obvodu strukturou a chováním. Systém je neutrální vůči formalismům a v tomto směru rozlišitelný. Je bezeztrátový vůči importovaným datům. Podporuje skriptování (Tcl/Tk) a GUI na bázi Tk. Nad základní strukturou operuje dotazovací vrstva (ve vývoji) a dále importní a exportní procesy. Systém byl zatím použit pro několik studentských prací.
Nachytali jsme na švestkách většinu syntézních nástrojů (a víme, čím to je)
Umíme generovat poměrně velkou třídu příkladů pro logickou syntézu, u nichž je známa horní mez velikosti implementace. Obvody vznikají složením libovolného obvodu originálního (např. benchmarku) a paritního stromu na výstupu, s následným převodem celého obvodu do dvojúrovňové reprezentace. Některé z těchto obvodů jsou pro většinu nástrojů velmi obtížné _ výsledek je až dvacetkrát horší, než horní mez. V tom jsou podobné příkladům, které publikovali Cong a Minkovich. Zjistili jsme, že v případě paritních příkladů je problém v neschopnosti nástrojů provést obecnou bidekompozici buď vůbec, nebo vzhledem k operátorům XOR. V případě příkladů Conga a Minkoviche je na vině neschopnost zanedbat (nevhodnou) strukturu vstupního popisu. Na základě toho formulujeme požadavky na reprezentaci obvodu a schopnosti nástroje, který by byl prost takových nepříjemných překvapení.
Spolehlivost a bezpečnost zelezničních zabezpečovacích zařízení
Praktické využití teoretických metod pro zvyšování a řízeni
spolehlivostních ukazatelů při návrhu systémů s programovatelným
hardwarem (FPGA). Použití redundance na různých úrovních (zdvojení,
ztrojeni - TMR, dual TMR). Vše dokumentováno na Markovských modelech pro
obnovované systémy vytvořených na základě systémů již používaných v
praktickém nazazení na českých železnicích Správou železniční dopravní
cesty (SŽDC).
27.3.2009 - mimořádně v D207 od 14 hod.
Dr. Julian Miller, University of York
In search of learning genes: evolving developmental neural programs capable of learning
In the brain, neurons are extremely complex cells whose morphology grows and changes in response to the external environment. However, it has been evident for a long time that Artificial Neural Networks have learning abilities that are insignificant compared with some of the simplest biological brains. Why?
We argue that we understand enough neuroscience to create much more sophisticated models and we have now have the
computational power to implement them. We have created a model of a neuron that requires seven programs. The neural network that occurs by running these programs has a highly dynamic morphology in which neurons grow, and die, and neurite branches together with synaptic connections form and change. We use a form of evolutionary computation called genetic programming to obtain programs that build learning networks. We have evaluated the capability of these networks on two classic problems in Artificial Intelligence: Wumpus world and the game of draughts (checkers).
20.3.2009
Ing. Martin Žádník
Organizing Network Traffic in Cambridge with FPGA
Prezentace bude zaměřena na některé zajímavosti z tříměsíční stáže
v Computer Labs, University of Cambridge. Především se zaměří na krátké
seznámení s platformou NetFPGA a naváže popisem dvou projektů, na kterých
jsem v rámci pobytu pracoval. Do detailu bude rozebrán projekt věnující se
identifikaci aplikací v síťovém provozu, který využívá některých vlastností
síťového provozu pro hybridní implementaci "Organizéru aplikačního provozu".
Ten je založen na spolupráci počítače a NetFPGA. Systém dovoluje velmi
přesně identifikovat a následně organizovat provoz s minimálním zpozděním na
gigabitových rychlostech.
13.3.2009
Ing. Martin Rozkovec, TU Liberec
Prostředky částečné dynamické rekonfigurace v FPGA
V prezentaci budou představeny prostředky a nástroje pro částečnou dynamickou rekonfiguraci.V první části budou popsány základní hardwarové a softwarové požadavky rekonfigurace. Druhá část se bude detailně zabývat postupem vytváření rekonfigurovatelného designu. Závěrečná část se bude věnovat podpoře částečné rekonfigurace ze strany dodavatelů FPGA.
6.3.2009
Prezentace tezí SDZ:
L. Žaloudek: Sebeopravující se masivně paralelní výpočetní systémy
M. Žádník: Modelování a optimalizace monitorování síťových toků
P. Mikušek: Dekompoziční techniky pro aplikačně specifické systémy
20.2.2009
As a PhD student doing a short stay at the Department of Computer Systems @ FIT, the main objective of this presentation is give an overview of "who am I". Therefore, I will briefly talk about my home institution in Spain, Universidad Politécnica de Madrid, the Faculty I am actually enrolled at and the department/group where I do my research, Industrial Electronics Centre. After that, I will follow with a quick flashback of some projects I have developed in the past to finish with my current research interests and master lines of my PhD thesis.
13.2.2009
Ing. Jan Kaštil
Vyhledávání regulárních výrazů ve vysokorychlostním síťovém provozu
Prezentace se zaměřuje na tématiku vyhledávání regulárních výrazů ve vysokorychlostním síťovém provozu. V první části prezentace budou
diskutovány různé přístupy k pojmu regulární výraz používané v oblasti
vyhledávání vzorů. Poté budou stručně zmíněny problémy související s
vysokými propustnostmi, kterých musí vyhledávací jednotky dosahovat, a
následně budou shrnuty základní principy, které se využívají ve
State-of-the-art implementacích vyhledávacích jednotek.
Ing. Viktor Puš
Metody pro optimalizaci algoritmů klasifikace paketů
Přednáška pojednává o skupině algoritmů klasifikace paketů
založených na kartézském součinu. Tyto algoritmy dosahují velmi velké
paketové rychlosti, jejich nevýhodou je ale velká paměťová náročnost, která
je v nejhorším případě exponenciální. Nová metoda pro snížení velikosti
potřebné paměti pracuje na principu generalizačních pravidel. Na základě
těchto pravidel dochází ke zobecňování dílčích výsledků klasifikace při
zachování informace potřebné ke správné klasifikaci paketu. Výsledky ukazují
na výraznou úsporu paměti v některých případech.
30.1.2009 od 13 hodin
Ing. Karel Slaný
Použití algoritmu ALPS v CGP pro evoluci obrazových filtrů
V prezentaci bude popsán Age-Layered Population Structure (ALPS) algoritmus, který je primárně navržen k udržování diverzity v genetickém programování. Pro použití s kartézským genetickým programováním (CGP) byl tento algoritmus upraven a ověřen v úloze návrhu obrazových filtrů. Výkonnost tohoto algoritmu byla porovnána se standardním algoritmem používaným v CGP.
Ing. Zbyšek Gajda
Optimalizace polymorfních obvodů
Výklad bude zaměřen jak na návrh polymorfních obvodů se dvěma funkcemi, tak především na jejich následnou optimalizací s ohledem na počet logických členů obvodu. Bude ukázáno, že způsob, jakým je obvod navržen, se významně odráží na výsledné optimalizaci.
23.1.2009 od 13 hodin
Ing. Michal Bidlo, Ing. Zdeněk Vašíček
Ze stáže na UIO (University of Oslo)
Výklad bude zaměřen na některé zajímavosti a zkušenosti z dvoutýdenní stáže na Department of Informatics, University of Oslo a na činnosti, které byly v průběhu pobytu vykonávány. Proběhne seznámení s experimenty evolučního návrhu obvodů pomocí celulárních automatů (CA) se zavedením některých dodatečných rozšíření, zejména parametru L-back známého z kartézského genetického programování (CGP) a možnosti volby počtu buněk CA nezávisle na velikosti cílového obvodu. Dále bude zmíněn jeden z přístupů k evolučnímu návrhu obrazových filtrů a výsledky, kterých bylo tímto dosaženo. V závěru bude uveden plán spolupráce obou institucí.
20.1.2009 od 10 hodin
Prof. Jim Torresen (University of Oslo)
Evolutionary Computing Applied to Hardware and Robotics
Evolutionary Computing is search algorithms based on the mechanisms of natural evolution and survival of the fittest. It can be applied to problem solving in general as well as more specifically to the design of hardware. We have been evolving hardware for a set of different applications including signal and image classification tasks. Examples of our work on this will be included in the talk. However, the talk will start with an introduction to our Department of Informatics followed by an introduction to the different projects at our Robotics and Intelligent Systems research group including applying evolutionary computing in robotics.
Jim Torresen received his M.Sc. and Dr.ing. (Ph.D) degrees in computer architecture and design from the Norwegian University of Science and Technology, University of Trondheim in 1991 and 1996, respectively. He has been employed as a senior hardware designer at NERA Telecommunications (1996-1998) and at Navia Aviation (1998-1999). Since 1999, he has been a professor at the Department of Informatics at the University of Oslo (associate professor 1999-2005). Jim Torresen has been a visiting researcher at Kyoto University, Japan for one year (1993-1994) and four months at Electrotechnical laboratory, Tsukuba, Japan (1997 and 2000).
His research interests at the moment include reconfigurable hardware, evolvable hardware, system-on-chip design and applying this to complex real-world applications. Several novel methods have been proposed. He has published a number of scientific papers in international journals, books and conference proceedings. He is in the program committee of more than ten different international conferences as well as a regular reviewer of a number of international journals (mainly published by IEEE and IET). He also acts as an evaluator for proposals in EU FP7.
Semináře v zimním semestru 2008/2009
5.12.2008
Ing. Václav Šimek
Towards Accelerated Computation of Atmospheric Equations using CUDA
Main objective of this presentation is to outline the possible ways how to achieve a substantial acceleration in case of advection-diffusion equation (A-DE) calculation, which is commonly used for a description of the pollutant behavior in atmosphere. A-DE is a kind of partial differential equation (PDE) and in general case it is usually solved by numerical integration due to its high complexity. These types of calculations are time consuming thus the main idea here is to adopt CUDA platform and commodity GPU card to do the calculations in a faster way. The solution is based on Runge-Kutta method to handle the integration. As a matter of fact, the selected approach involves number of auxiliary variables and thus the memory management is critical in
order to achieve desired performance. Several variants of the solution have been implemented where each one use a different memory access scheme. Detailed evaluation is provided where the obtained results show a tremendous processing speed up in comparison to CPU.
28.11.2008
Ing. Miroslav Skrbek, Ph.D. (FEL ČVUT)
Hardwarová akcelerace výpočtů v oblasti výpočetní inteligence
Využití umělé inteligence a přírodou inspirovaných algoritmů v aplikacích, a to zvláště těch, kde hraje roli zpracování dat v reálném čase, se často neobejde bez hardwarové akcelerace. Typickou oblastí je zpracování multimediálních dat v reálném čase. Současný rozvoj technologií pro výrobu čipů poskytuje široké spektrum platforem, a to jak zákaznické obvody ASIC (Application-Specific-Integrated-Circuit) a obvody FPGA (Field-Programable-Gate-Array), tak i řadu dnes dostupných specializovaných architektur jako jsou instrukční sady SIMD (SSE), vícejádrové symetrické nebo heterogenní procesory. Přednáška se zaměřuje na využití lineárně aproximovaných funkcí pro implementaci perceptronů a RBF neuronů na obvodech FPGA. Dále pak seznamuje s architekturou procesorů Cell a jejím využitím pro paralelní výpočty. Představuje opensource balík CIVToolkit, který je vyvíjen jako knihovna algoritmů pro procesory Cell. Závěr přednášky je věnován využití moderních grafických akcelerátorů pro negrafické výpočty v oblasti výpočetní inteligence.
21.11.2008
Ing. Josef Strnadel, Ph.D.
TASTE (Testability Analysis SuiTE): knihovna C++ funkcí souvisejících s analýzou testovatelnosti datových cest číslicových obvodů
Testovatelnost patří k nejdůležitějším faktorům, které jsou zákazníkem vyžadovány spolu se spolehlivostí, rychlostí, spotřebou, cenou atd. Odhad testovatelnosti silně závisí na přesnosti informace, z níž vychází metody tzv. analýzy testovatelnosti. Na semináři budou představeny následující výsledky předchozího výzkumu v oblasti analýzy testovatelnosti datových cest číslicových obvodů: princip navrženého algoritmu analýzy testovatelnosti, struktura knihoven použitých k uchování potřebné informace vycházející z tzv. transparentních modelů, knihovna TASTE a příklad aplikace založené na využití funkcí této knihovny.
31.10.2008
Ing. Petr Mikušek
Realizace arbitrů pomocí LUT kaskád
V prezentaci bude představen nový algoritmus iterativní dekompozice pro
vícevýstupové Booleovké funkce s vestavěnou heuristikou pro uspořádání
proměnných. Algoritmus vytváří kaskádu náhledových tabulek (look-up table, LUT)
a současně suboptimální vícekoncový binární rozhodovací diagram (Multi-Terminal
Binary Decision Diagram, MTBDD). Přístup je ilustrován na praktických
příkladech třech typů arbitrů.
V druhé části semináře bude představeno nové grafické uživatelské rozhraní pro FITkit - skriptovatelný terminál QDevKit (Ing. Vašíček).
24.10.2008
Ing. Jiří Jaroš
Evolutionary Design of Fault Tolerant Collective Communications
Scheduling of collective communications (CC) in interconnection networks possibly containing faulty links has been done with the use of the evolutionary techniques. Inter-node communication patterns scheduled in the minimum number of time slots have been obtained. The results show that evolutionary techniques often lead to ultimate scheduling of CC that reaches theoretical bounds on the number of steps. Analysis of fault tolerance by the same techniques revealed graceful CC performance degradation for a single link or node fault. Once the faulty region is located, CC can be re-scheduled during a recovery period.
Ing. Jiří Tobola
Akademická vs komerční sféra aneb zkušenosti spin-offu VUT a MU
Prezentace do značné míry odlehčuje typická vědecká témata seminářů a zabývá se srovnáním komerčního a akademického světa v oblasti sítí, monitoringu sítí a hardwarově akcelerovaných zařízení. Někdy až vtipné ale na druhou stranu z důvodu zpětné vazby pro výzkum velmi cenné zkušenosti jsou v závěru doplněny náměty na možnou bližší spolupráci obou sfér.
17.10.2008
Ing. Viktor Puš
Algoritmy pro klasifikaci paketů
Klasifikace paketů je proces, který každému paketu přiřadí jedno odpovídající pravidlo z předem zadané množiny pravidel, uspořádané podle priority. Takovou operaci je nutné provádět v mnoha síťových zařízeních, typickým příkladem je firewall - paketový filtr. Opodstatněným požadavkem správců sítí je potom deterministické chování systému, zejména konstantní propustnost. Takovou vlastnost dnes mají pouze zařízení využívající TCAM k uložení pravidel. Nevýhody TCAM (vysová cena, spotřeba) odstraňují algoritmické přístupy k řešení problému, které však nedosahují konstantní propustnosti. V diplomové práci jsem navrhnul nový algoritmus klasifikace paketů, který pro každý paket přistoupí právě dvakrát do externí paměti, nezávisle na počtu a složitosti pravidel, i na typu paketu. V doktorském studiu se chci zaměřit především na snížení paměťové náročnosti algoritmu. Ačkoliv paměťová složitost je v nejhorším případě exponenciální, zdá se že pro běžné množiny pravidel lze provést několik triků pro významné ušetření paměti.
Ing. Jan Kaštil
Rychlé vyhledávání regulárních výrazů
V prezentaci budou představeny výsledky diplomové práce na téma rychlé vyhledávání regulárních výrazů v technologii FPGA. Pro vyhledávání je použito deterministických konečných automatů. Vysoké rychlosti je dosaženo pomocí transformace vstupní abecedy, což umožňuje akceptování více vstupních znaků v jediném kroku automatu. Výsledný automat má obrovskou, ale řídce zaplněnou tabulku přechodů. Práce diskutuje algoritmy perfektního hashování, které umožňují vyhledávat v tabulce přechodů v konstantním čase. Na závěr budou diskutovány další možné směry výzkumu, který bude prováděn v rámci disertační práce.
Ing. Petr Kobierský
Hardwarová akcelerace identifikace protokolů, parsování síťových protokolů a extrakce položek z hlaviček
V prezentaci jsou diskutovány nynější způsoby identifikace aplikačních protokolů uprostřed síťové infrastruktury a jejich problémy. Dále bude představen model identifikace aplikačních protokolů a výsledky simulací navrženého modelu. V závěru prezentace bude představena navržená architektura sondy pro identifikaci aplikačních protokolů a dosažené výsledky. Bude prezentována problematika extrakce položek z hlaviček síťových protokolů s ohledem na využití v různých síťových aplikacích. Bude představen prototyp extrakční jednotky a také budou diskutovány optimalizace a další směry vývoje v této oblasti.
Semináře v letním semestru 2007/2008
28.5.2008
Ing. Martin Straka
Aplikace hlídacích obvodů v architekturách odolných proti
poruchám
V prezentaci jsou představeny základní myšlenky a experimenty s aplikací hlídacích obvodů do architektur respektujících odolnost proti poruchám. Je nastíněná předpokládaná metodika pro generování různých posloupností FT architektur s různou úrovní zabezpečení a jejich implementace do obvodů FPGA. Diskutovány jsou také prvotní výsledky experimentů z této metodiky. V závěru prezentace bude nastíněn směr dalších dílčích kroků při řešení navrhované metodiky.
Ing. Václav Šimek a Ing. Karel Slaný
Applications of NVIDIA CUDA
Modern GPUs with their huge computing capacity and massive
parallel architecture are beginning to be used in various fields of
computer science as an acceleration unit for scientififc computation. In
this presentation a brief description of the NVIDIA CUDA computing system
will be given. Two applications illustrating the possibilities of this
framework will be discussed - execution speed-up of Matlab-based methods
useful for image compression and Cartesian Genetic Programming (CGP)
paradigm acceleration.
16.5.2008
Ram Rakesh Asn (Indian Institute of Information Technology Allahabad)
The "Incredible India" & Acceleration of Matlab with CUDA
The presentation will be comprising of two parts: (1) The general aspects of Indian life, culture, education system and prominent places to visit. (2) The sceintific aspects of how the Matlab Inbuilt fucntions could be potentitally accelerated with CUDA (Compute Unified Device Architecture) primarly focussing on the functions related to wavelet image compression.
25.4.2008
Ing. Petr Pošík, Ph.D. (FEL ČVUT v Praze)
Trendy v numerické optimalizaci
Na semináři bude uveden přehled metod pro optimalizaci funkcí reálných parametrů. Soustředíme se na metody přímého prohledávání, tedy na situaci, kdy o optimalizované funkci nic nevíme (např. neznáme derivace). Od stručného přehledu klasických metod se přes evoluční strategie dostaneme k algoritmům typu EDA a k algoritmu CMA-ES, který je v současné době považován
za špičku v této oblasti. Činnost některých algoritmů bude demonstrována graficky.
11.4.2008
Doc. Lukáš Sekanina a Dr. Richard Růžička
Fyzická realizace polymorfního hradla NAND/NOR a jeho aplikace
Na semináři bude představeno polymorfní hradlo NAND/NOR řízené napájecím napětím, které bylo realizováno technologií AMIS 0,7 mikronů v rámci projektu Metody návrhu polymorfních číslicových obvodů (GAČR 102/06/0599). Dále bude uveden prototyp samočinně testovatelné sčítačky, která toto hradlo využívá. Na závěr budou diskutovány další potenciální aplikace polymorfních hradel.
4.4.2008
Ing. Jiří Tobola
Metodika tvorby vysokorychlostních a bezpečných síťových aplikací
Zatímco při vývoji softwarových aplikací se relativně dávno přešlo od jazyka strojových instrukcí k objektově orientovaným přístupům, při vývoji programovatelného hardware se stále nejvíce využívají jazyky VHDL a Verilog z 80.let minulého století. Cílem mé dizertační práce je proto vytvořit metodiku pro rychlou tvorbu síťových aplikací s využitím komponentového programování a dále metodiku pro automatické zabezpečení systémů na různých úrovních s cílem dosáhnout vyšší bezpečnosti a odolnosti proti poruchám. V rámci prezentace budou představeny teoretická východiska, doposud navržené metody a směry dalšího vývoje mé dizertační práce.
Ing. Zdeněk Vašíček
Evoluční návrh násobiček s konstantními koeficienty
V prezentaci budou představeny výsledky evolučního návrhu násobiček, které produkují součin vstupní hodnoty x s několika předem definovanými konstantními koeficienty. Těchto koeficientů může být i několik desítek. Takové násobičky je výhodné použít při obvodové implementaci číslicových filtrů. Navržená metoda je v určitých případech schopna vylepšit nejlepší známá řešení.
14.3.2008
Ing. Luděk Žaloudek
Sebereplikace v celulárních automatech od Von Neumanna po Sayamu
Celulární automat (CA) se jeví jako slibný výpočetní model pro budoucí masivně paralelní výpočetní systémy. Důležitými předpoklady pro vznik takových systémů jsou rychlá konfigurace a odolnost proti poruchám. Sebereplikace by mohla být řešením těchto požadavků. Prezentace bude obsahovat přehled současných technik sebereplikace a zmíněny budou i některé fyzické platformy implementující CA, jako např. Embryonics či Cell Matrix.
Ing. Jan Winter
Získání praktických zkušeností s jazykem PSL
Náplní této prezentace bude představit jazyk PSL z hlediska jeho praktického využití. Dále bych chtěl ukázat výhody a problémy, které se mohou vyskytnout při návrhu obvodů s použitím jazyka PSL v simulačním programu MODELSIM. V další části představím využití softwaru FoCs od firmy IBM.
7.3.2008
Ing. Petr Mikušek
Analýza rekonfigurovatelných logických bloků pro evoluční návrh digitálních obvodů
V rámci prezentace budou představeny tři malé instance rekonfigurovatelných obvodů a budou analyzovány jejich vlastnosti pomocí hrubé síly a evolučního algoritmu. Ačkoli jsou navržené obvody velmi podobné, vykazují značné rozdíly zejména v počtu možných unikátních implementovatelných logických funkcí, citlivosti funkce na inverzi bitů v konfiguračním řetězci a průměrném počtu generací evolučního algoritmu potřebných k nalezení žádané funkce. Pokud se nám podaří identifikovat citlivé bity rekonfigurovatelného obvodu, můžeme tuto znalost zahrnout do evolučního algoritmu.
Ing. Martin Žádník
Virtualizace počítače z pohledu síťových operací
Prezentace v úvodu popisuje virtualizaci počítače zejména z hlediska
vstupně/výstupních síťových operací. Dále jsou zmíněny problémy spojené
s virtualizací a je navrženo jejich řešení.
22.2.2008
Ing. Zbyšek Gajda
Metodika návrhu polymorfních obvodů
V rámci prezentace bude představena metodika návrhu polymorfních obvodů. Bude prezentována konstrukce binárních rozhodovacích diagramů, způsoby
redukce diagramů a následně jejich syntéza do polymorfního obvodu. V závěru prezentace budou uvedeny výsledky provedených experimentů na vybraných obvodech.
8.2.2008
Ing. Jiří Jaroš
Evoluční návrh skupinových komunikačních vzorů a paralelizace evolučního algoritmu BMDA
Tento seminář se bude zabývat dvěma oddělenými tématy. Nejprve
bych rád představil nové metody a dosažené výsledky v oblasti optimalizace
skupinových komunikačních vzorů, které vedly k výraznému urychlení samotného
procesu optimalizace. Díky těmto akceleračním heuristikám byla rovněž
nalezena nová teoretická dolní mez časové složitosti, jenž najde své
uplatnění především u speciálních propojovacích sítí.
Druhou část semináře se budu zabývat paralelizací pokročilého evolučního
algoritmu BMDA. Nově navržená technika využívá metody přenosu a kombinace
dílčích pravděpodobnostních modelů za účelem akcelerace optimalizace při
zachování vysoké efektivity daného algoritmu.
25.1.2008
Ing. Jaroslav Škarvada
Optimalizace testu číslicových obvodů pro nízký příkon (Digital circuits test optimization for low power consumption)
Při návrhu moderních číslicových obvodů se čím dál častěji dostává do popředí požadavek na nízký příkon návrhu při zachování jeho dobré testovatelnosti. Při použití běžně dostupných DfT nástrojů lze sice dosáhnout poměrně dobré testovatelnosti, nicméně příkon během aplikace takto vygenerovaných testů je často vyšší ve srovnání s příkonem v běžném funkčním režimu. V příspěvku bude představena metoda pro optimalizaci testů generovaných profesionálním nástrojem pro nízký příkon. Další část příspěvku bude věnována optimalizaci testu pro nízký příkon s využitím transparentních datových cest (I-cest).
Ing. Tomáš Herrman
Formální model testovatelných bloků a implementační úskalí (A formal model of testable blocks and its implementation difficulties)
Seminář se bude zabývat poslední verzí formálního modelu testovatelných bloků (TB). Dále pak představím problémy, které nastávají při použití metodiky rozdělení obvodu na TB a jejich řešení.
Semináře v zimním semestru 2007/2008
14.12.2007
Ing. Lukáš Stareček
Selektivní změna hradel pro optimalizaci testu obvodu
V prezentaci bude představena metoda pro optimalizaci testu obvodu, která vychází ze změny funkce vnitřních prvků obvodu před započetím testu. Taková změna za jistých předpokladů může vést ke zlepšení parametrů testů obvodu jako např. ke snížení potřebného počtu testovacích vektorů nebo zlepšení pokrytí poruch. Bude představena deterministická metoda nacházení možných změn funkce vnitřních prvků obvodu a výsledky této metody nad benchmarkovou sadou ISCAS85. Na závěr budou diskutovány možnosti provádění změn funkce vnitřních prvků v reálných obvodech.
Ing. Zdeněk Vašíček
Hardwarová akcelerace kartézského genetického programování (Hardware Acceleration of Cartesian Genetic Programming)
V poslední době se stále častěji využívá v oblasti evolučního návrhu
tzv. kartézské genetické programování (CGP), které bylo původně vytvořeno pro návrh kombinačních obvodů. CGP používá poměrně specifický způsob reprezentace a kódování kandidátního řešení. Narozdíl od genetického programování využívajícího n-ární strom, je reprezentace CGP mnohem bližší řešenému problému.
Další výhodou je neměnný počet uzlů, který mj. umožňuje efektivní hardwarovou realizaci. Známými problémy evolučního návrhu jsou však poměrně špatná škálovatelnost a značná doba potřebná k nalezení požadovaného řešení, která navíc exponenciálně závisí na počtu vstupů (v případě evolučního návrhu komb.
obvodů). Tento problém lze částečně překonat nasazením vyššího výpočetního výkonu a paralelizací výpočtu. Jinou možností je využít hardwarový akcelerátor, který umožňuje výrazné zkrácení doby nutné k nalezení požadovaného řešení. Prezentace je rozdělena na tři části. Cílem první části je představit možnosti akcelerace CGP a dosažené výsledky. Výsledky budou demonstrovány na úloze evolučního návrhu kombinačních obvodů. Druhá část bude zaměřena na možnosti optimalizace počtu použitých hradel. Na závěr bude představena hardwarová platforma využívající FPGA Virtex II Pro. Tato platforma umožňuje řešit řadu problémů -- např. regresi v oblasti celých čísel, evoluční návrh kombinačních obvodů, evoluční návrh řadicích sítí, evoluční návrh násobiček využívajících pouze sčítání a posuvy apod.
7.12.2007
Ing. Zbyšek Gajda, Ing. Luděk Žaloudek a Ing. Zdeněk Vašíček
Ohlédnutí za kurzem základů vědecké práce
Ve dnech 12.11. až 16.11. probíhal pod záštitou Akademie věd ČR kurz základů
vědecké práce. V rámci tohoto kurzu proběhlo více než 15 přednášek. Seminář účastníkům přiblíží poslání kurzu a pokud možno i náplň jednotlivých přednášek.
30.11.2007
Ing. Martin Straka
Návrh hlídacích obvodů s využitím jazyka PSL (Checker design using PSL language)
V prezentaci jsou představeny základy jazyka PSL (Property Specification
Language) a způsob vytváření hlídacích obvodů pomocí tohoto jazyka. Součástí
prezentace je také představení nástroje FoCs firmy IBM pro překlad
vlastností hlídacích obvodů popsaných v PSL do VHDL, Verilogu nebo C++. V
závěru je demonstrován příklad hlídacího obvodu pro protokol LocalLink firmy
XILINX získaného jako VHDL komponenta z popisu specifikace protokolu v
jazyce PSL.
Ing. Václav Šimek
Techniky vícerozměrného zpracování obrazu (Multidimensional image processing techniques)
The contents of this presentation is primarily focused on multidimensional image processing techniques and their applications. At first selected contemporary methods will be briefly discussed. However, an adequate representation of geometric features within an image or exploitation of multidimensional information dependency is desirable. In this context main attention will be given to extension of wavelet methods and deployment of multidimensional filter banks. The conclusion suggests possibilities for hardware acceleration and contains also preliminary experiments.
23.11.2007
Ing. Jiří Tobola
NetCOPE
V prezentaci je představena platforma NetCOPE pro rychlý vývoj (nejen)
síťových aplikací nad technologií FPGA. Platforma zahrnuje protokol
pro přenos dat ve formě rámců, vstupní a výstupní síťové bloky,
vysokorychlostní propojení se softwarovou vrstvou a sadu jednotek pro
analýzu a zpracování síťového provozu. Mimo klíčových bloků platformy
NetCOPE budou představeny ukázkové aplikace nad touto platformou, bude
uvedeno srovnání s platformou NetFPGA a budou uvedeny směry dalšího
vývoje.
Ing. Ján Kubek
Heuristic approach to FSM localization in IP cores
The presentation will cover the area of finite state machine (FSM) localization in intellectual property (IP) softcores. A set of behavioral notation softcores with FSM, called controllers, was analyzed by currently developed 3PE heuristic method and the results of these experiments will be presented.
16.11.2007 - mimořádně v posluchárně D0207
Mgr. Cyril Brom (KSVI MFF UK Praha):
Řízení postav v akčních a RPG hrách s velikými světy
Mezi klasické techniky používané pro řízení postav v akčních a RPG hrách patří konečné automaty, pravidlové systémy a architektura BDI - obecně techniky reaktivního plánování. Problém nastává v okamžiku, kdy chceme simulovat veliký svět, ve kterém se navíc odehrává nějaký příběh. Zaprvé jsme limitováni omezenými výpočetními zdroji - nelze simulovat celý svět detailně. Zadruhé potřebujeme zvlášť representovat osnovu příběhu, který se může rozvíjet na několika místech zároveň (svět je veliký) - tuto osnovu totiž nelze "schovat" do reaktivních plánů postav. První část přednášky podává úvod do problematiky level of detail AI, tedy techniky na automatické zjednodušování simulace, která nejsou ve středu dění. Technika je analogií "grafické level of detail", jež se používá na zjednodušení representace scény v místech dále od pozorovatele, a tím zrychlení jejího zobrazení. Místo zjednodušení representace scény se ale pracuje se zjednodušováním celého prostoru a reaktivních plánů postav. Druhá část přednášky podává úvod do problematiky storytellingu a zabývá se jednou konkrétní technikou pro representování osnov v příběhů, jež staví na Petriho sítích. Oproti jiným technikám je tato vhodná pro veliké virtuální světy.
Budou ukázány i prototypové implementace obou mechanismů.
9.11.2007
Ing. Karel Slaný
Online evoluce stavových prediktorů
Stavové automaty (konečné převodníky) lze využívat jako prediktory skoků v procesorech. Ke konstrukci těchto prediktorů lze použít evoluční algoritmy. Takto navržené prediktory jsou ale optimalizovány pro běh jedné skupiny programů, pro které byly navrženy. V jiných skupinách selhávají. V prezentaci bude posán systém pro online evoluci prediktorů za běhu programu, které se dokáží adaptovat a zlešovat tak svoji výkonnost.
Ing. Miloš Kobliha
Charakteristiky dynamického prostředí
Na semináři bude představen současný stav problematiky evoluční optimalizace v dynamickém prostředí, včetně testovacích úloh. Bude věnována pozornost klasifikaci dynamických optimalizačních problémů. V závěru budou prezentována východiska disertační práce.
2.11.2007
Doktorandi 1. ročníku se představují
Ing. Petr Mikušek: Přenosem spouštěné architektury, dekompoziční techniky
pro aplikačně specifické systémy
Ing. Jiří Tobola: NetCOPE - platforma pro rychlý vývoj síťových aplikací
19.10.2007
Doktorandi 1. ročníku se představují
Ing. Jan Winter: Bezpečné propojení počítačů - Zamyšlení k tématu disertace
Ing. Michal Pajgrt: Programové vybavení pro komunikaci a nastavení jednotky
pro sběr dat JSD600
8.10.2007
Prezentace výsledků odevzdané disertační práce
Ing. Tomáš Pečenka: Prostředky a metody pro automatické generování testovacích obvodů
Ing. Miloš Ohlídal: Evolutionary design of collective communication based on prediction of conflicts in interconnection networks
5.10.2007
Doktorandi 1. ročníku se představují
Ing. M. Žádník - Zkoumání síťového provozu na úrovni toků
Ing. L. Žaloudek - Od evolučního návrhu na úrovni tranzistorů k výpočetním
architekturám pro nanotechnologie
Ing. L. Čapka - Akcelerace grafických operací v FPGA, evoluční optimalizace první fáze syntézy číslicového obvodu
Semináře v letním semestru 2006/2007
4.6.2007
Implementace systému dynamické predikce časových řad
Ing. Karel Slaný
Prezentace bude obsahovat popis struktury systému schopného evolvovat prediktory časových řad (vývoj kurzů ve FOREXu) s adaptací na měnící se prostředí. Bude popsána funkce prediktoru, některé implementační detaily a problémy, které jsou s tím spojené. Součástí bude shrnutí práce za jeden rok doktorského studia a plán budoucích prací.
Nové směry v oblasti komprese dat
Ing. Václav Šimek
V rámci prezentace budou uvedeny některé z nových směrů v oblasti komprese dat. Pozornost bude věnována především metodám hyperspektrální komprese, ať už v podobě rozšíření možností klasických transformačních metod nebo zcela nových postupů. Rovnež bude nastíněno využití komprese pro zpracování medicínských dat. Součástí prezentace bude i stručné shrnutí práce v prvním ročníku doktorského studia a plán budoucích prací.
18.5.2007
Generátor hlídacích obvodů pro komunikační protokoly Xilinx FPGA (Checker Design for On-line Testing of Xilinx FPGA Communication Protocols)
Ing. Martin Straka
Prezentace se bude zabývat návrhem nové metodologie využití rekonfigurace FPGA v diagnostice a tvorbou systémů odolných proti poruchám. Navržená metodika je založená na automatizovaném vytváření hlídacích obvodů pro testování správného chování komunikačních protokolů. Na základě formálního popisu chování protokolu v definičním jazyce je vygenerována odpovídající VHDL komponenta, která detekuje stavy neodpovídající specifikaci daného protokolu. Dále bude uvedené, co je z disertace hotovo a představen plán dalších činností.
Metodika zvyšování testovatelnosti IP softcore jader (Methodology of Increasing IP Softcore Testability Parameters)
Ing. Ján Kubek
Prezentace bude obsahovat nové výsledky v oblasti zvyšování testovatelnosti IP jader v behaviorální formě zápisu, včetně formálních metod, experimentů, a dalšího plánovaného výzkumu. Součástí prezentace bude i shrnutí výsledků z oblasti disertační práce a plán pro další postup.
11.5.2007
Využití evolučního návrhu v bezpečnosti sensorových sítí (Evolutionary
design in sensor networks security)
Mgr. Petr Švenda (FI MU Brno)
Prezentace se bude věnovat možnosti využití evolučních algoritmů pro návrh
bezpečnostních protokolů (konkrétně 'amplifikačních' protokolů používaných
pro zvýšení bezpečnosti sdíleného klíče v částečně kompromitovaných sítích)
a útočníkových strategií pro rozmisťování odposlouchávacích uzlů v
bezdrátových sensorových sítích. Při návrhu protokolů je kvalita (fitness)
kandidátních protokolů hodnocena s využitím síťového simulátoru namísto
formálního verifikačního nástroje. Tuto záměnu lze provést, neboť hledaný
protokol popisuje způsob kompozice z jednodušších podprotokolů, u kterých
lze korektnost formálně ověřit a které lze bezpečným způsobem komponovat.
Lze tak dosáhnout velmi jemného odstupňování kvality hodnoceného protokolu
jako poměr bezpečných komunikačních linek vůči kompromitovaným. Všechny
dosud publikované protokoly pro zkoumaný problém byly znovunalezeny a
protokol s vyšší úspěšností resp. výrazně menší zprávovou náročností byl
objeven. Při návrhu útočníkových strategií byl hledán vzor pro rozmisťování
odposlouchávacích uzlů tak, aby útočník maximalizoval počet kompromitovaných
komunikačních linek v síti, opět byla fitness počítána s využitím
simulátoru.
4.5.2007
Polymorfní hradla pro optimalizaci testu obvodu
Ing. Lukáš Stareček
V prezentaci budou uvedeny možnosti využití polymorfních hradel při testování konvenčních
obvodů. Bude představen přístup využívající polymorfní hradla, který vede k redukci potřebného počtu testovacích vektorů pro test obvodů.
Dále budou uvedeny výsledky prvních experimentů na základních obvodech s využitím uvedeného
přístupu. Na závěr prezentace bude uveden předpokládaný směr následujících prací.
Syntéza polymorfních obvodů
Ing. Zbyšek Gajda
V prezentaci budou shrnuty aktuální výsledky v oblasti syntézy polymorfních obvodů. Součástí prezentace bude rovněž informace o stavu rozpracovanosti disertační práce a plán prací na další období.
27.4.2007
Využití testovatelných bloků pro snížení příkonu
Ing. Jaroslav Škarvada a Ing. Tomáš Herrman
V příspěvku bude prezentována metoda umožňující rozdělení obvodu na
testovatelné bloky. Budou diskutovány možnosti využití testovatelných
bloků pro snížení příkonu obvodu během testu. Budou představeny navržené
a implementované metody pro odhad příkonu během testu, optimalizaci
řetězce scan, optimalizaci testovacích vektorů a vliv těchto
optimalizací na příkon, pokrytí chyb a délku testu. Do celého procesu je
zapojen také profesionální software od Mentor Graphics. Budou
prezentovány výsledky dosažené s volně dostupnými benchmarkovými obvody.
Bude probrána možnost využití obvodů generovaných na FIT a další
možnosti rozšíření.
Součástí prezentace bude rovněž informace o stavu rozpracovanosti disertační práce a plán prací na další období.
20.4.2007
Samoorganizující migrační algoritmus (Self-organizing migrating algorithm)
Ing. Miloš Kobliha
V příspěvku budou představeny úpravy SOMA algoritmu pro dynamické
optimalizační úlohy. Bude popsán vliv použití shluků, vymírání
jedinců, jako způsob udržování diverzity, a omezení algoritmu. Budou
prezentovány experimentállní výsledky na úloze s pohyblivými vrcholy. Součástí prezentace bude rovněž informace o stavu rozpracovanosti disertační práce a plán prací na další období.
30.3.2007
Implementace řadicích sítí v FPGA (FPGA implementation of sorting networks)
Ing. Zdeněk Vašíček
V prezentaci budou vysvětleny principy nejpoužívanějších konvenčních algoritmů pro konstrukci řadicích a mediánových sítí. Dále bude diskutována jejich vhodnost pro implementaci v FPGA a případné použití pro konstrukci obrazových filtrů (medián, adaptivní medián).
Evoluční návrh generických násobiček využívající development
(Evolutionary Design of Generic Multipliers Using Development)
Ing. Michal Bidlo
V příspěvku bude představena nová metoda evolučního návrhu využívající development pro konstrukci generických struktur kombinačních násobiček. S ohledem na možnost konstrukce nepravidelných
struktur je do vývojového systému zavedeno tzv. prostředí (inspirace v
biologii) reprezentující jistou externí formu řízení vývojového
procesu. V této souvislosti jsou studovány možnosti adaptace
vyvíjených obvodů na různé tvary prostředí s využitím vlastností
zvolené obvodové reprezentace. Dále budou diskutovány výhody a
nevýhody uvedeného systému a možné směry dalšího výzkumu v této oblasti.
2.3.2007
Přehled základních pojmů z oblasti (operačních) systémů pracujících v
reálném čase (Overview of Basic Concepts in the Area of Real-Time (Operating)
Systems)
Ing. Josef Strnadel, Ph.D.
Na semináři budou představeny základní pojmy z oblasti systémů pracujících v reálném čase (krátce Real-Time systémů či jen RT systémů), a to zejména: logický model RT systému, klasifikace RT systémů, ilustrace ke specifikaci a verifikaci RT systémů. Dále budou představeny pojmy z oblasti RT operačních systémů (RTOS): ilustrace k typům a analýze výkonnosti jader RTOS, model RT úloh a plánování množin RT úloh. S ohledem na náročnost jednotlivých témat a na čas vyhrazený pro seminář očekávejte spíše ilustrační příklady k jednotlivým pojmům než jejich formální definice.
9.2.2007
Možnosti využití dynamické rekonfigurace FPGA při návrhu systémů odolných proti poruchám (Dynamic reconfiguration for testability and fault tollerance in FPGA)
Ing. Martin Straka
V příspěvku budou shrnuty principy dynamické rekonfigurace FPGA. Pozornost bude zaměřena na její využití při návrhu systémů odolných proti poruchám, budou popsány pojmy související s touto oblastí. Budou popsány techniky detekce poruch v FPGA, metody testování CLB a propojovací sítě. Budou presentovány principy částečné rekonfigurace FPGA a možnosti, které v tomto směru nabízejí současná FPGA.
Představení nejlepších z evolučně navržených obrazových filtrů
(Introduction of the best of evolved image filters)
Ing. Zdeněk Vašíček
Cílem prezentace je seznámit posluchače s nelineárními obrazovými filtry navrženými pomocí kartézského genetického programování, které byly v
poslední době předmětem zájmu a jeví se jako výjimečné svou schopností konkurovat konvenčnímu řešení. Kromě shrnutí a vyhodnocení dosažených výsledků bude představeno několik variat mediánového filtru, které mohou dosahovat mnohem lepší kvality než standardně používaný mediánový filtr. Tato přehlídka bude zakončena ukázkou z výsledků dosažených poměrně novou matematicky fundovanou metodou, která kombinuje variační přístup s mediánovým filtrem.
Na závěr této části bude detailněji rozebrána jedna ze zajímavých a pokročilejších metod filtrace obrazu a sice adaptivní mediánový filtr.
Závěrečná část bude věnována srovnání dosažených výsledků se známými
řešeními jak z pohledu kvality tak z pohledu možnosti hardwarové
realizace (akcelerace).
9.2.2007
Komprese dat s využitím FPGA
Ing. Václav Šimek
V poslední době lze sledovat zajímavý trend, kdy je stále větší pozornost, ať už ze strany odborné veřejnosti či vědeckých kruhů, věnována obvodům typu FPGA. Díky své flexibilitě nalézají uplatnění při tvorbě specializovaných HW prostředků v mnoha oblastech. Cílem tohoto příspěvku je ukázat možnosti využití obvodů FPGA pro účely komprese dat. Nejdříve budou stručně shrnuty některé z důležitých pojmů a základní přístupy ke kompresi dat v obecné rovině. Následně se pozornost zaměří na transformační a predikční kódování s ohledem na realizaci v FPGA. Budou uvedeny některé zajímavé architektury a praktické aplikace. Závěrečná část nabídne přehled pokročilých metod a úvahy o možném směru dizertační práce.
Návrh systému pro online predikci s využitím statických systémů a popis zajímavých datových struktur
Ing. Karel Slaný
Předmětem prezentace bude popis struktury (programové implementace) systému využívajícího statické (neměnné) prostředí pro evoluci jedinců. Součástí této prezentace bude popis modifikace tohoto systému s ohledem na měnící se stav prostředí (trénovací množiny). Vzhledem k použití tohoto systému pro MOEA algoritmy bude popsána datová strukturu pro uchovávaní nedominovaných jedinců, která je výhodnější než klasicky využívaný lineární seznam.
Semináře v zimním semestru 2006/2007
2.2.2007
Automatické mapování algoritmů pro hledání podobnosti na konfigurovatelné architektury
Ing. Tomáš Martínek
Hardwarové akcelerátory pro hledaní podobnosti hrají důležitou roli ve zvyšujícím se počtu moderních biologických aplikací. Dokáží zredukovat časovou složitost z kvadratické na lineární a vytvořit zrychlení v řádu stovek až tisíců oproti odpovídajícím softwarovým implementacím. Jejich širokému nasazení však brání jejich nedostatečná flexibilita a modularita, která je klíčová pro často proměnné typy úloh. S ohledem na tyto skutečnosti, je snaha vyvinout automatizované metody, které by dokázaly automaticky navrhovat a implementovat tyto akcelerátory s ohledem na dosažení maximálního výkonu a efektivního využití dostupných zdrojů. V prezentaci bude uvedena problematika související s návrhem takovýchto obvodů, bude popsána metoda pro automatické mapování vstupních úloh na konfigurovatelné architektury a navržená metoda bude ohodnocena na několika typických úlohách z oblasti bioinformatiky.
26.1.2007
Rychlé vyhledávání regulárních výrazů s využitím FPGA
Ing. Jan Kořenek
Prezentace bude zaměřena na rychlé vyhledávání řetězců a regulárních výrazů s využitím programovatelného hardware. Budou ukázány možnosti prefiltrace s využitím "Reverz factor" algoritmu pro regulární výrazy. Cílem prefiltrace je
zejména úsporu plochy na čipu při vysokorychlostním zpracování pomocí FPGA.
Uvedený přístup bude demonstrován na systému IDS (Intrusion Detection System).
19.1.2007
Paralelní BMDA evoluční algoritmus využívající migraci pravděpodobnostního modelu
Ing. Jiří Jaroš
Na semináři bude představen nový koncept ostrovního modelu využitého pro paralelizaci BMDA (Bivariate Marginal Distribution Algorithm) evolučního algoritmu. Tento koncept využívá mimo tradiční migrace jedinců též migraci části struktury pravděpodobnostního modelu jednotlivých ostrovů.
To nej(lepší/horší) na konec
Ing. Miloš Ohlídal
Na prezentaci bude předvedeno, čeho by se měl autor při psaní své disertační práce vyvarovat a co by neměl opomenout. Nesmíme opomenout prezentovat nově naměřené výsledky a posluchači budou i mimo jiné seznámeni s postupem práce na disertační práci.
12.1.2007
Klasifikátor pro rozpoznání obrazu v FPGA
Ing. Jiří Granát
Implementace vyhodnocovací části algoritmu adaboost provádějícího klasifikaci v programovatelném logickém poli FPGA. Jedná se o hledání obličejů v obraze. Součástí systému je DSP zajišťující komunikaci mezi PC a FPGA.
Heuristická analýza softcore jader
Ing. Ján Kubek
Prezentace heuristických rozšíření již definovaných metodik pro vyhledávání stavového řízení v softcore IP jádrech, pomocí kterých lze zvýšit úspěšnost automatických metod pro detekci konečných automatů a převodníků zakódovaných ve VHDL. Součástí prezentace jsou i experimentální výsledky metodik.
5.1.2007
NEformální přístup k problematice evolučního návrhu, který využívá development
Ing. Michal Bidlo
V první části budou formou krátké přednášky shrnuty nejnovější poznatky
a výsledky získané během uplynulého roku. Zejména bude představen pokus
o vytvoření formálního modelu obecného vývojového systému pro potřeby
evolučního návrhu, jeho výhody, nevýhody a osud v souvislosti s dalším
výzkumem. Druhá část (zbyde-li čas) bude věnována obrázkové prezentaci z
koutku jedné severské země.
15.12.2006
Příkon a testovatelné bloky
Ing. Jaroslav Škarvada a Ing. Tomáš Herrman
Na semináři bude prezentována metoda rozdělení obvodu na testovatelné bloky a její možné využití pro vytvoření metodiky vyhodnocující příkon během aplikace testu. Cílem prací je ověření, zda použitím částečného řetězce scan a přístupu přes testovatelné bloky, je možné dosáhnout nižšího příkonu než u metod využívajících plného řetězce scan. V příspěvku bude také diskutována problematika vyčíslení příkonu na úrovni RTL a budou představeny některé zjednodušující modely pro modelování příkonu. Na závěr bude prezentován další postup, jehož cílem je provést experimenty na obvodech z benchmarkové sady ISCAS a výsledky porovnat s vybranými metodami z literatury a dále porovnání navržené metody s komerčním ATPG generátorem Flextest a SATPG generátorem Flextest/Fastscan.
8.12.2006
Polymorfní hradla a jejich elektrické vlastnosti
Ing. Lukáš Stareček
Prezentace bude zaměřena na elektrické vlastnosti polymorfních obvodů. V první části uvede doposud zjištěné poznatky o existujících polymorfních hradlech s důrazem na analýzu jejich analogových vlastností. Dále uvede základní problémy spojené s jejich fyzickou implementací v existujících technologiích a na závěr budou představena dvě nová hradla s lepšími elektrickými i fyzickými vlastnostmi.
Konvenční metoda návrhu polymorfních obvodů s více funkcemi a návrh polymorfních obvodů s jednou funkcí
Ing. Zbyšek Gajda
V prezentaci budou představeny současné výsledky evolučního návrhu polymorfních obvodů (PO) realizujících více funkcí. Načež bude navazovat část, týkající se konvenční metody návrhu takových PO. Tato metoda posunuje hranice některých omezení daných evolučním návrhem, a to především problému škálovatelnosti. Další část prezentace bude věnována návrhu PO realizujících jednu funkci, který u vybraných kombinačních obvodů dává možnost snížení ceny/plochy obvodu.
1.12.2006
Pravděpodobnostní modely - Modelování nestacionárních funkcí a dynamických systémů
Ing. Miloš Kobliha
Obsahem semináře bude přehled používaných metod a pravděpodobnostních modelů pro
nestacionární funkce, resp. dynamické systémy. Budou představena základní
kritéria modelu použitelného pro EDA algoritmy. Na závěr zmíním předběžné
výsledky úprav BOA algoritmu.
24.11.2006
Vývoj principů testování číslicových systémů
doc. Ing. Zdeněk Kotásek, CSc.
Budou uvedeny základní pojmy diagnostiky související s principy aplikace testu. Pozornost bude dále zaměřena na vývoj principů testování číslicových systémů a vývoj principů aplikace testu číslicových obvodů. V souvislosti se způsoby aplikace testu budou popsány způsoby řešení řiditelnosti/pozorovatelnosti v jednotlivých generacích. Bude upozorněno na problémy, které existují v souvislosti s narůstajícím počtem prvků v testovaném prvku (na křemíkovém plátku) a disproporcí mezi rychlostí prvků obvodu a rychlostí primárních vstupů/výstupů.
10.11.2006
Robustní evoluční algoritmy
Ing. Jiří Kubalík, Ph.D.
FEL ČVUT, Praha
Přednáška bude věnována několika postupům pro zvýšení efektivity a robustnosti evolučních algoritmů. V první části budou popsány dva přístupy pro zabránění předčasné konvergence u klasických genetických algoritmů. Ukážeme si, že tyto postupy nejen zvyšují explorativní schopnost genetického algoritmu, ale také umožňují řešení dynamických optimalizačních problémů, u kterých se optimum mění v čase. Druhá část přednášky bude věnována iterativnímu optimalizačnímu algoritmu, který využívá evoluční algoritmus pro hledání vhodných modifikací aktuálního řešení v dané iteraci. Ukážeme si výsledky dosažené na klasické kombinatorické optimalizační úloze obchodního cestujícího a popíšeme třídu problémů vhodných pro tuto metodu. V případné diskuzi bych se chtěl věnovat například možnostem aplikování popsaných algoritmů na problémy řešené na FIT.
3.11.2006
PhD obrazem, slovem ... aneb jak to probíhá na zahraničních konferencích
Michal Bidlo, Jiří Jaroš, Miloš Ohlídal, Václav Šimek
Cílem je seznámit atraktivní formou zejména nové doktorandy s možnostmi "přežití" na zahraničních akcích konaných během doktorského studia. V rámci tohoto netradičního semináře proběhne prezentace vybraných fotografií tří zahraničních cest s následujícím obsahem:
M. Bidlo - Reykjavík, Island, 2006 (konference Parallel Problem Solving from Nature), M. Ohlídal, J. Jaroš - Bialystok, Polsko, 2006 (5-th International Symposium on Parallel Computing in Electrical Engineering), V. Šimek - Oostende, Belgie, 2004 a 2005 (studijní pobyty)
26.10.2006 (mimořádně ve čtvrtek v učebně E104 od 13 hodin)
Evolution in materio: On the evolution of computation in materials
Dr. Julian Miller, University of York
In conventional design we make many assumptions about the parts and rules
that we use to construct things. We tend to adopt the view that human
expertise and insight is sufficient to construct novel artifacts. Such
a notion is beginning to be severely challenged by systems that have been
designed by evolutionary algorithms, for instance, analogue electronic
circuits, camera lenses, and antennas.
In a field called evolvable hardware researchers routinely apply evolution
to construct electronic circuits. In 1996 an English researcher called
Adrian Thompson applied these ideas to the evolution of a digital circuit
on a device called a Field Programmable Gate Array (FPGA). He wanted to see
if evolution could come up with an efficient circuit. To his amazement evolution
created a circuit that utilized physical properties of the silicon chip that he
was unaware of and would not have been able to utilize even if he had been.
I began to think about the implications of this and started to wonder whether
evolution could "invent" circuits in materials that we would not think of as
suitable. In other words: Can we use computer controlled evolution to help us
find new technology?
Recently Simon Harding and I have shown that this is indeed possible. We have
evolved "circuits" inside a piece of Liquid Crystals (yes the stuff inside your
computer screen) that can perform various computational tasks (e.g. robot control).
In my talk I will discuss the future prospects for evolving computational devices in materials.
13.10.2006 (představení doktorandů 1. ročníku)
Využití evoluce pro konstrukci prediktorů
Ing. Karel Slaný
První část příspěvku bude obsahovat shrnutí diplomové práce, jejímž cílem bylo navrhnout a implementovat systém pro evoluci obrazových filtrů na funkcionální úrovni. Pomocí tohoto systému byla provedena řada experimentů s různými evolučními operátory. Kvalita jednotlivých operátorů byla porovnávána metodami pro ohodnocování povrchu fitness. Druhá část bude věnována popisu předmětu disertační práce, možnostem návrhu systémů pro predikci vývoje cen na trhu. Hlavní součástí tohoto systému by mělo být jádro využívající genetického programování.
Obvodová realizace vyvíjejících se systémů, evoluční návrh obrazových filtrů
Ing. Zdeněk Vašíček
První část prezentace bude věnována vyvíjejícím se obvodům a jejich obvodové realizaci. Zmíněno bude několik zajímavých obvodů, které využívají evolučních technik k vylepšení jejich výkonnosti. V druhé části bude představena navržená evoluční platforma, jejíž základ tvoří procesorové jádro PowerPC 405 integrované uvnitř FPGA čipu Virtex II Pro. Poslední část bude věnována využití navržené platformy v oblasti evolučního návrhu nelineárních obrazových filtrů (operátorů). Na závěr bude zmínka o tématu a cíli disertační práce.
6.10.2006 (představení doktorandů 1. ročníku)
Kompresní algoritmy pro rekonfigurovatelné prostředí
Ing. Václav Šimek
V rámci prezentace bude ve stručnosti představen aktuální stav v oblasti
kompresních algoritmů. Bližší pozornost bude věnována principům implementace
kompresních algoritmů v rekonfigurovatelném prostředí. Na závěr bude
diskutováno předpokládané zaměření disertační práce.
Metodologie návrhu obvodů FPGA se zvýšenou spolehlivostí
Ing. Martin Straka
V příspěvku budou shrnuty výsledky diplomové práce, jejímž předmětem bylo
analyzovat a prostudovat architektury počítačů a zaměřit se na moderní prvky
soudobých procesorů. Na základě zvolené architektury byl navržen a
implementován jednoduchý procesor a procesor doplněný 5-ti stupňovou
pipeline, rychlou vyrovnávací pamětí cache a jednoduchou jednotku pro
predikci skoků. Vše navrženo v jazyce VHDL. Předmětem výzkumu a disertační
práce jsou principy návrhu systémů odolných proti poruchám a možnosti
využití metod pro periodickou a průběžnou diagnostiku. Zabývat se budeme
úvahami, jejímž výsledkem bude rozhodnutí o granularitě problému - jak velké
celky budou diagnostikovány s využitím metod průběžné diagnostiky.
Semináře v letním semestru 2005/2006
30.5.2006 (úterý 13-14:30 hodin)
Optimalizace plánování testu číslicových systémů
Ing. Jaroslav Škarvada
V příspěvku budou diskutovány používané metody plánování testu a možnosti
optimalizace plánu testu číslicových systémů. Jako optimalizovaný parametr
bude uvažován zejména příkon číslicového systému během aplikace testu. Dále
budou zmíněny další možnosti snížení příkonu během aplikace testu. V rámci
příspěvku budou prezentovány navržené metody a dosud dosažené výsledky. Na
závěr budou představeny cíle budoucí dizertační práce a aktuální stav
jejího řešení.
Metody aplikace testu založené na testovatelných blocích
Ing. Tomáš Herrman
Cílem prezentace je seznámit posluchače s pojmem testovatelný blok (TB), stavem
implementace vyhledávače TB a provedených testů. V závěru bude uvedena práce za
celý rok a výhledy do budoucna.
Metodika aplikace testu rozsáhlých číslicových systémů
Ing. Ján Kubek
Prezentace shrnuje dosavadní výsledky výzkumu v oblasti lokalizace stavového řízení v sofcore IP jádrech. Bude přednesen způsob analýzy jader založený na kompilačních technikách. Výsledky takové analýzy lze použít pro návrh alternativního testu jádra, který bude v prezentaci také zmiňován.
Prezentace obsahuje možné směry dalšího výzkumu a formulaci cílů disertační práce.
Bayesovské Optimalizační algoritmy pro dynamické úlohy
Ing. Miloš Kobliha
V příspěvku budou shrnuty dosavadní výsledky výzkumu aplikace Bayesovského
optimalizačního algoritmu na dynamické problémy. Dále bude navržena možnost
využití evolučních algoritmů pro rekonfigutrovatelné výpočty. Prezentace bude
obsahovat formulaci cílů dudoucí disertační práce.
23.5.2006 (úterý 13-15 hodin)
Evoluční návrh využívající development
Ing. Michal Bidlo
V příspěvku budou shrnuty základní principy evolučního návrhu s využitím
vývojových modelů (tzv. development). Na základě současných poznatků v
této oblasti bude zavedena klasifikace developmentu na dva základní
přístupy: nekonečný a konečný vývoj. Pro každý případ bude ve stručnosti
uvedena případová studie s přehledem dosažených výsledků. Dále bude
představen výzkum vlivu prostředí na složitost objektů generovaných
vývojovým modelem. Na závěr budou představeny cíle budoucí dizertační
práce a aktuální stav jejího řešení.
Modelování polymorfních hradel a obvodů
Ing. Lukáš Stareček
Prezentace bude zaměřená na polymorfní hradla, jejich modifikace a
simulace v programech řady SPICE. Uvede prozatím dosažené výsledky a
ukázky složitějších obvodů, které s nimi byly vytvořeny a úspěšně
odsimulovány. Závěrem budou uvedeny další možné směry budoucího vývoje.
Návrh polymorfních obvodů
Ing. Zbyšek Gajda
V části prezentace bude představen systém pro evoluční návrh
jednoduchých polymorfních obvodů. Další část bude o vhodném
nastavení parametrů pro evoluci jednoduchého polymorfního obvodu požadovaných
vlastností. V závěru prezentace budou uvedeny možnosti dalšího vyzkumu v
oblasti návrhu polymorfních obvodů.
Optimalizace skupinových komunikací na wormhole sítích
Ing. Jiří Jaroš
Prezentace bude zaměřena na optimalizaci skupinových komunikačních vzorů
(OAS, AAS, OAB, AAB) na wormhole propojovacích sítích. Bude prezentována
technika schopná nalézt optimální plán (plán komunikace s minimální časovou
složitostí) dané komunikace na libovolné propojovací síti. Na několika
používaných propojovacích sítích budou shrnuty výsledky dosažené pomocí
navržených evolučních algoritmů.
Plánování skupinové komunikace založené na predikci konfliktů
Ing. Miloš Ohlídal
Na semináři budou prezentovány postupy, metody a výsledky získány v tomto
roce. Hlavní rozdíly v pojetí přístupu plánování skupinové komunikace bez
predikce a s predikcí. Zaměříme se i na implementační změny v plánovacím
algoritmu. Bude nastíněna zbývající práce před sepsáním disertační práce.
17.5.2006 (středa 10 hodin)
Nové efektivní hodnocení podobnosti sekvencí v bioinformatice s využitím
programovatelného hardware (FPGA)
Ing. Tomáš Marínek
V rámci prezentace bude uvedena nová generická architektura pro analýzu podobnosti biologických sekvencí určená pro implementaci v FPGA. Dále bude prezentována metoda, která dokáže efektivně mapovat velkou škálu úloh na tuto architekturu s ohledem na dosažení maximálního výkonu a efektivního využití dostupných zdrojů na čipu. Na závěr budou naznačeny další směry vývoje a využití vytvořené platformy pro akceleraci algoritmů na vyšší úrovni.
Rychlé vyhledávání regulárních výrazů s využitím FPGA
Ing. Jan Kořenek
Prezentace bude zaměřena na rychlé vyhledávání řetězců a regulárních výrazů s využitím programovatelného hardware. Budou shrnuty výsledky dosažené pomocí navržených optimalizací a provedeno srovnání se současnými přístupy. Budou diskutovány další možnosti paralelního zpracování pro urychlení vyhledávání.
Prostředky a metody pro automatické vytváření testovacích obvodů
Ing. Tomáš Pečenka
V prezentaci budou představeny nové poznatky a výsledky z oblasti
evolučního návrhu testovacích obvodů získané během tohoto roku. Na
začátku bude krátce představen princip navržené metody. Dále bude
podrobněji popsán způsob návrhu testovacích obvodů a způsob ohodnocení
diagnostických vlastností obvodu. V závěru prezentace budou představeny
dosažené výsledky a postupy používané pro ověření vlastností
vytvořených obvodů.
7.4.2006
Evolutionary Design of OAB and AAB Communication Schedules for Interconnection Networks
Ing. Miloš Ohlídal (EvoCOMNET presentation, 25 min.)
Since chip multiprocessors are quickly penetrating new application areas in
network and media processing, their interconnection architectures become a
subject of sophisticated optimization. One-to-All Broadcast (OAB) and
All-to-All Broadcast (AAB) group communications are frequently used in many
parallel algorithms and if their overhead cost is excessive, performance
degrades rapidly with a processor count. This paper deals with the design of a
new application-specific standard genetic algorithm (SGA) and the use of
Hybrid parallel Genetic Simulated Annealing (HGSA) to design optimal
communication algorithms for an arbitrary topology of the interconnection
network. Each of these algorithms is targeted for a different switching
technique. The OAB and AAB communication schedules were designed mainly for an
asymmetrical AMP network and for the benchmark hypercube network
using Store-and-Forward (SF) and Wormhole (WH) switching.
Test Scheduling for SOC under Power Constraints
Ing. Jaroslav Škarvada (IEEE DDECS presentation, 15 min.)
The presentation will deal with test scheduling under power
constraints. An approach based on genetic algorithm operating on the test
application conflict graph will be presented. The main goal of the method is
to minimize test application time with consideration of structural resource
allocation conflicts and to ensure that test application schedule doesn't
exceed chip power limits. The proposed method was implemented using C++ and
experimental results with ITC'02 SOC benchmark suite will be also presented.
A Core Generator for Multi-ALU Processors Utilized in Genetic Parallel
Programming
Ing. Zbyšek Gajda (IEEE DDECS presentation, 15 min.)
Genetic Parallel Programming (GPP) evolves parallel programs for MIMD architectures with multiple arithmetic/logic processors (MAPs). This paper describes a tool intended for rapid development of GPP applications. A new software tool is proposed which is able to generate a simulator (in C language) of the MAP and a VHDL implementation of the MAP whose structure and parameters are specified in an input xml file. The proposed tool is intended to serve as first version of the core generator for MAPs utilized in GPP. Typical MAPs are synthetized and their performance is compared against the simulation running on a common PC for a typical task - a symbolic regression.
31.3.2006
Sada testovacích obvodů FITTest_BENCH06
Ing. Tomáš Pečenka
V prezentaci bude představena sada testovacích obvodů FITTest_BENCH06.
Jedná se o testovací sadu určenou pro testovaní metod a nástrojů z
oblasti analýzy testovatelnosti a automatického generovaní testu. Sada
obsahuje 31 obvodů různé složitosti (2000, 10000, 28000, 100000, 150000
a 300000 hradel). Pro každou úroveň složitosti jsou k dispozici 4 obvody
s ruznými diagnostickými vlastnostmi. V současné době tato sada
představuje nejsložitější obvody, které jsou určeny pro testovaní
diagnostických metod. V rámci prezentace bude také krátce představena
metoda použitá pro vytvoření testovací sady.
17.3.2006
Plánování skupinových komunikací na propojovacích sítích SF a WH přepínáním
Ing. Miloš Ohlídal a Ing. Jiří Jaroš
Prezentace bude zaměřena na nejnovější úpravy v algoritmech využívající SF a WH.
Budou diskutovány klady a zápory implementovaných úprav a metodik s dřívějšími
postupy. Pozornost u SF se zaměří na efektivní návrh predikce, která vychází z
teoretických předpokladů, a její zakomponování do plánovacího algoritmu. V
závěru prezentace budou ukázány nejnovější dosažené výsledky pro sítě s vyšším
počtem uzlů.
10.3.2006
Evoluční návrh číslicových obvodů: Hranice současných možností
Ing. Lukáš Sekanina, Ph.D.
Na semináři budou představeny a porovnány existující přístupy k evolučnímu návrhu číslicových obvodů. Zejména se bude jednat o evoluční návrh na úrovni tranzistorů, hradel a funkčních bloků, o evoluci obvodů v PLA, inkrementální evoluci a development. U každého přístupu bude diskutována dosažitelná složitost navržených obvodů a dosažitelná míra inovace.
3.3.2006
Evoluční návrh polymorfních obvodů
Ing. Zbyšek Gajda
Na prezentaci bude představeno několik polymorfních obvodů, které v závislosti na vnějším prostředí mění svoji funkci.
Takovéto obvody byly objeveny modifikovanou metodou kartézského genetického programování,
která se používá k evolučnímu návrhu obvodů na úrovni logických členů.
Podstatná část prezentace bude věnována vlivu různých parametrů evoluce na dosažené výsledky.
3.2.2006
Plánování testu pro SOC zohledňující příkon energie
Ing. Jaroslav Škarvada
V rámci příspěvku bude prezentována metoda plánování testu pro SOC. Metoda
využívá grafového modelu TACG pro reprezentaci strukturálních konfliktů mezi
jednotlivými bloky. Cílem metody je naplánovat časově úsporný test všech
bloků s ohledem na příkon energie. Součástí příspěvku bude také prezentace
experimentálních výsledků se sadou benchmarků ITC'02.
27.1.2006
Analýza IP jader založených na FSM
Ing. Ján Kubek
Bude prezentována metoda pro lokalizaci řídicích konečných automatů v softcore IP
jádrech na těchto automatech založených. Používá se kompilačních technik,
jmenovitě kompilátoru VHDL Savant. Záměrem je zkrátit dobu potřebnou pro
test řídicí části jádra, pro test datových cest je potřeba využít jiné
techniky. Součástí je prezentace experimentálních výsledků.
Využití diskrétní matematiky pro analýzu testovatelnosti
Ing. Tomáš Herrman
V rámci prezentace bude popsán formální model obvodu na RT úrovni, jeho využití a definice Testovatelného Bloku (TB). V závěru bude zmíněno využití a další
vývoj TB.
20.1.2006
Modelování polymorfních obvodů
Ing. Lukáš Stareček
V rámci prezentace bude představeno několik polymorfních hradel a budou diskutovány jejich parametry zjištěné na základě simulací s využitím programu PSPICE. Dále budou prezentovány kombinačních obvody složené z těchto hradel.
Prezentace výukového kitu
Dr. Ing. Otto Fučík
Je k dispozici prvních 100 kusů nového výukového kitu, který obsahuje FPGA (Spartan-3, Xilinx), MCU (Texas Instruments), USB rozhraní a řadu dalších komponent. Tento kit by měl umožnit studentům tvorbu praktických SW, HW a HW/SW aplikací nejen v rámci rozvrhované výuky v učebnách FIT, ale zejména umožnit jim pracovat na projektech do mnoha předmětů doma, na kolejích popř. kdekoliv jinde a v kteroukoliv dobu. V prezentaci bude představena realizace kitu a možnosti jeho využití ve výuce.
http://www.fit.vutbr.cz/kit
6.1.2006
Evoluční návrh obvodů s využitím celulárních automatů. York slovem a obrazem (o týdenním pobytu na University of York, UK)
Ing. Michal Bidlo
Prezentace v rámci prvního semináře UPSY v roce 2006 bude mít dvě části:
První - odborná část - bude pojednávat o vývojovém modelu založeném na
celulárním automatu v aplikaci evolučního návrhu kombinačních obvodů.
Bude diskutován princip metody, její výhody a nevýhody, srovnání s dříve
vytvořenými metodami a plán dalšího výzkumu v rámci dizertační práce
zabývající se problematikou evolučního návrhu s využitím biologií
inspirovaných technik ontogeneze.
Druhá část prezentace bude věnována některým zajímavostem ze stáže na
University of York - především "volnočasovým" aktivitám, jejichž momenty
byly zachyceny objektivem fotoaparátu, doplněno osobním komentářem.
Určeno všem zájemcům o cestování a především doktorandům, kteří chtějí
vidět jeden z možných způsobů "přežití" týdne v zahraničí... a možná i
něco navíc!
Semináře v zimním semestru 2005
16.12.2005
Ing. Tomáš Martínek
Nové efektivní hodnocení podobnosti sekvencí v bioinformatice s využitím
programovatelného hardware (FPGA)
V rámci prezentace bude uveden stručný popis jedné z klíčových metod pro analýzu podobnosti dvou řetězců (Smith-Waterman) a motivace pro její akceleraci na úrovni hardware. Budou shrnuty současné hardwarové architektury, popsány jejich základní principy a provedeno shrnutí dosažených výsledků v této oblasti. Dále bude prezentována nová generická architektura pro analýzu podobnosti sekvencí (určená pro implementaci v FPGA) a provedena analýza její výkonnosti. Na závěr bude naznačeny další směry vývoje a využití vytvořené platformy pro akceleraci algoritmů na vyšší úrovni.
Ing. Jan Kořenek
Rychlé vyhledávání regulárních výrazů s využitím FPGA
Prezentace bude zaměřena na rychlé vyhledávání řetězců s využitím programovatelného hardware a rekonfigurace. Budou shrnuty výsledky dosažené pomocí navržených optimalizací a provedeno srovnání se současnými přístupy. Dále bude diskutováno použití automatu DAWG a možnosti paralelního zpracování pro urychlení vyhledávání.
9.12.2005
Ing. Jiří Jaroš
Plánování skupinových komunikací OAB a AAB
Příspěvek se bude zabývat hledáním optimálních komunikačních plánů pro skupinové komunikace OAB (One-to-All Broadcast) a AAB (All-to-All Broacsat) pro multiprocesorové systémy využívající worhole směrovací techniky. Bude prezentován návrh dvou aplikačně specifických evolučních algoritmů s jejichž využitím lze nalézt optimální plány pro libovolnou multiprocesorovou topologii. Navržené algoritmy budou porovnány na několika typech hyperkostek.
Ing. Miloš Ohlídal
Nový přístup v návrhu skupinové komunikace AAB zaměřený na predikci konfliktu
Prezentace bude zaměřena na znázornění nových principů a přístupů pro vytváření
plánu skupinové komunikace AAB. Budou srovnány 2 přístupy ve vytváření těchto
plánů - a to přístup zaměřený na počítání konfliktů a na predikci konfliktů. V
závěru budou srovnány rychlosti konvergence ke globálnímu řešení obou přístupů.
2.12.2005
Ing. Filip Železný, Ph.D. (FEL, ČVUT) - mimořádně v místnosti E105
V přednášce nejprve zmíním některé ze současných zajímavých problémů
bioinformatiky a poté se budu věnovat využití metod umělé inteligence,
zejména strojového učení a data miningu, ve funkční genomice. Nedávné
završení projektu sekvenování lidského genomu vyústilo v současnou výzvu
anotovat přečtený kód, tedy zmapovat funkce jednotlivých genů, jejich
vzájemné interakce a dále např. souvislosti jejich exprese s nemocemi.
Významnou pomocí pro dosažení tohoto cíle je nedávno vyvinutá technologie
DNA čipů (microarrays). DNA čipy jsou schopny změřit míru exprese
jednotivých genů (tj. jejich přepisu do proteinů) v buňce pro desítky tisíc
genů najednou. Ovšem pro člověka je jen málokdy možné vyvozovat teorie o
funkcích a relacích mezi geny přímo z velkých souborů dat genové exprese z
DNA čipů. To nabízí výjimečnou příležitost pro zmíněné metody umělé
inteligence, z nichž mnohé byly vyvinuty právě za účelem samočinného
navrhování hypotéz na základě pozorovaných dat. Velmi nadějným přístupem se
v současnosti jeví tzv. relační strojové učení (též "induktivní logické
programování") umožňující navrhovat hypotézy v expresivním jazyce relační
logiky a využít při automatickém návrhu hypotéz kromě dat genové exprese
ještě další relevantní znalosti obsažené ve veřejně přístupných webových
databázích (např. www.ncbi.nlm.nih.gov).
25.11.2005
Ing. Miloš Kobliha
Dynamická optimalizace pomocí Bayesovských Optimalizačních Algoritmů
Příspěvek se bude zabývat schopností BOA algotimů v prosřtedí s
proměnnou účelovou funkcí. Budou shrnuty výslednky experimentů v
jednoduchém testovacím prostředí zahrnující porovnání metod používaných
ve standatdních genetických algoritmech.
Ing. Tomáš Herrman
Metody aplikace testu založené na testovatelných blocích
Cílem práce je zjednodušení testu obvodu dekompozicí na testovatelné bloky a
vytvoření metody pro vyhledání takovýchto bloků na abstraktním modelu.
11.11.2005
Ing. Jaroslav Škarvada
Plánování testu vestavěných systémů reflektující příkony komponent
Příspěvek se věnuje plánování testu vestavěných číslicových systémů
zohledňující příkon elektrické energie. V praxi se jedná zejména o systémy
napájené z baterií. U těchto systémů lze vhodným naplánováním testu docílit
snížení celkového odběru elektrické energie během aplikace testu, což může
vést k prodloužení pohotovostní doby systému. Vhodným naplánováním testu lze
také omezit maximální okamžitý příkon systému, čímž lze zamezit přehřívání
systému a přetěžování napájecího zdroje. Dále se příspěvek věnuje dvěma
zkoumaným metodám plánování testu, metodě využívající Test Application
Conflict Graph (TACG) a metodě využívající C/E Petriho sítí.
Ing. Ján Kubek
Analýza softcore IP jader založených na konečných automatech
4.11.2005
Ing. Michal Bidlo
Obecná metoda pro konstrukci řadicích sítí navržená evoluční technikou
Na semináři bude představena metoda pro konstrukci libovolně velkých
řadicích sítí o sudém počtu vstupů, která byla nalezena evolučním
algoritmem v kombinaci s vývojovým modelem (tzv. development). Dále bude
proveden důkaz obecnosti této metody, tj. schopnosti nalezeného
konstruktoru vytvořit teoreticky nekonečně velkou řadicí síť. Na závěr
ukážeme, že takto vytvořené řadicí sítě vykazují lepší vlastnosti než
obvody zkonstruované některou z konvenčních technik stejné kategorie.
Ing. Tomáš Pečenka
Prostředky a metody pro automatické vytváření testovacích obvodů
Prezentace bude zaměřena na představení nových poznatků z práce s
generátorem testovacích obvodů. Nejprve bude krátce představena navržená
metoda vytváření testovacích obvodů. Další část prezentace pak bude
věnována představení nových výsledků získaných při experimentálním
ověřování metody. Na závěr bude krátce představena předpokládaná
struktura časopiseckého článku věnovaného vytvořené návrhové metodě.
10.10.2005
Představení nových doktorandů: Ing. Zbyšek Gajda, Ing. Lukáš Stareček
Semináře z let minulých - informace najdete na stránce UPSY
Semináře v roce 2003
22.10.2003
Dr. Ing. Otto Fučík
FPGA na FIT
Abstrakt: Na semináři bude zmíněna historie FPGA (Field Programmable Gate Array) na UIVT FEI, bude zhodnocen současný stav využívání FPGA na FIT a představena vize pro další roky.
29.10.2003
Ing. Štěpán Friedl, Ing. Roman Gažar, Ing. Jiří Jaroš, Ing. Jan Kořenek, Ing. Tomáš Martínek,
Ing. Miloš Ohlídal, Ing. Tomáš Pečenka
Představení doktorandů 1. ročníku - tito doktorandi nás krátce seznámí s tématem, kterému se věnují, s výsledky své diplomové práce a se svoji aktuální činností v rámci doktorského studia.
(každý cca 8 minut)
5.11.2003
seminář není
12.11.2003
Ing. Jan Kořenek
VHDL design na projektu Liberouter
Projekt Liberouter se snaží vyvinout směrovač na bázi PC s výkonným
akcelerátorem v podobě PCI karty. V současné době je snahou dosáhnout
rychlosti 1Gbps na jedno vstupní rozhraní. Projekt je členěn celkem do 5
skupin a je v něm zapojeno více než 50 lidí. Dnes jsou již vyvinuty celkem
3 typy karet (Combo6, MTX, SFP). Karty MTX a SFP obsahují různé typy
síťových rozhraní a jsou koncipovány jako rozšiřující karty pro Combo6.
Funkce jednotlivých karet je řízena prostřednictvím firmware, který je
syntetizován z popisu v jazyce VHDL. Celý VHDL design je složen z několika
specializovaných procesorů. Stručně bude popsána jejich funkce a možnosti. V
rámci projektu bylo vytvořeno i několik výkonných a hlavně pohodlných
nástrojů pro ulehčení VHDL návrhu, ale i pro práci s kartami. Mezi tyto
nástroje patří zejména možnost syntézy pomocí Makefile a snadná komunikace
s kartami s využitím skriptovacího jazyka tcl. Na konci prednášky
předpokládám diskusi na téma disertabilita a projekt Liberouter.
19.11.2003
Prof. Ing. Václav Dvořák, DrSc.
Modelování paralelních rekonfigurovatelných systémů
26.11.2003
Ing. Jiří Staroba
Modelování a predikce výkonnosti paralelních výpočtů
Abstrakt: Na semináři bude prezentován aktuální stav disertační práce, dosažené výsledky, cíle práce, její struktura, zpracované části a plán na dokončení.
Ing. Luděk Crha
Komprese obrazu s využitím evolvable hardware
Abstrakt: Posluchači budou uvedeni do problematiky kompresních metod pomocí
evolvable hardware a seznámeni se současným stavem vývoje ve světě.
Následovat bude výhled a diskuse na téma disertacní práce.
3.12.2003
Ing. Pavel Tupec
Nové metody využití techniky hraničního snímání
Příspěvek se zabývá novou metodou zvýšení testovatelnosti systému na bázi propojených komponent při využití metody hraničního snímání.
Ing. Tomáš Kašpárek
OS Kernel As A Jigsaw Puzzle
Contemporady operating systems are trying to offer as much flexibility as
possible. But still these are far from being perfect. Purpose of this
prezentation is to offer idea of another way how to achieve "maximum
flexibility" (besides of other gains). Firstly we will speak a bit about
actual posibilities and offerings touching on their positives and
negatives. Then actual proposals for improvements will be explored.
Suggested changes are based on viewing OS kernel as something like a jigsaw
puzzle. Consisting of many small parts with well defined shape, we can
assemble each final image you can reguest. Let try to transform OS kernel
to such pieces and explore posibilities we can obtain.
10.12.2003
Ing. Vladimír Kutálek
Skupinové komunikace Store_and_Forward na tlusté kostce
Posluchači budou uvedeni do problematiky skupinové komunikace
Store_and_Forward na tlusté kostce s porovnáním na kostce. Prozkoumáno
bylo 112 komunikačních modelů a tři různé způsoby "ztlustění" kostky.
Ing. Daniel Mika
Metodika paralelního plánu nastavování I-cest
Posluchaci budou seznámeni s principem soucasného nastavování I-cest, který
vychází z formálního popisu modelu císlicového obvodu a který je východiskem
pro konstrukci radice testu. Model císlicového obvodu UUA (Unit Under
Analysis) bude doplnen o nové definice. Následne budou predvedeny algoritmy týkající se práce s I-cestou a pak bude demonstrována grafická reprezentace paralelního plánu nastavování I-cest. Úcastníkum semináre bude ukázána návaznost
príspevku na teorii mnozin. V záveru prezentace budou diskutovány konflikty vznikající pri soucasném nastavování I-cest, které jsou pro návrh radice testu nezádoucí.
17.12.2003
Ing. Tomáš Kašpárek
IBM Blade server a využívání výpočetních prostředků přes SGE
Krátké seznámení s novým výpočetním klastrem
(http://www-1.ibm.com/servers/eserver/bladecenter/)
zakoupeném v rámci grantu CESNET
(http://www.fit.vutbr.cz/research/view_project.php?id=200¬itle=0).
Dále základni informace k využívání dávkového systému pro zpracování úloh
Sun Grid Engine. (cca 10 minut)
Ing. Lukáš Sekanina, Ph.D.
Evoluční design
Je možné nahradit kreativní činnost člověka strojem? Na semináři bude vysvětlena důležitost fáze "development" pro kreativní evoluční návrh složitých objektů. Budou zmíněny relevantní principy z biologie. Na příkladu evolučního návrhu mediánu a řadicí sítě budou demonstrovány výhody a nevýhody různých technik. (cca 45 minut)
Kontakt: Lukáš Sekanina